[参考译文] DP83822I：DP83822I 布局指南

您好、GZ、

感谢您的提问。 MAC 接口信号引脚可能更容易受到噪声的影响、因此将它们放置在靠近 MAC 的位置很重要。  

我们建议的布局指南中规定了磁性元件的差分 MDI 布线长度为5-6cm。  

可在 SNLA079： http://www.ti.com/lit/an/snla079d/snla079d.pdf 中找到我们的完整设计和布局指南

此致、

Justin  

谢谢、Justin

我的怀疑，甚至是阅读指南：  在朝向连接器的路径中，差动 信号被强制取消平衡(差动信号被强制向连接器引脚分离两次 )，它也会面对

多   种不连续性(两个焊接、两个连接器接头和短(3-4cm)扁平电缆 -导致 不可预测的反射和不平衡)、阻抗不匹配以及至少两个平面分离+电缆、这些电缆在 下方看不到平面。

  考虑到不能将 MAC 移动到较低的平面、我们的目标速度为100Mb/s (MAC 的最大速度)、因此   更容易与勤奋的布局进行核对( 物理仿真支持)  一系列不平衡的低频信号？

这是一个典型的太短的总体问题：-)

对于美国、无法将 MAC 移动到下平面。

此致、

GZ

您好、GZ、

如果您无法满足布局准则、并且在差分信号布线上看到比4层或6层电路板需要更多的不连续性和分离平面、则可能是正确的。  

请注意、提供的布局指南有助于避免常见问题并保护 MDI 和 MAC 的信号路径完整性。 您可以仔细考虑使用双层板的布局、但我无法保证仔细的布局可以缓解问题。

我认为您的分析是正确的、使用仿真将获得最佳结果。  

此致、
Justin  

Ciao Justin、  

感谢您的回复...

让我进一步澄清一下：PHY 位于两个板之间，而不是两层 ... 差分对通过一个连接器和一根小型扁平电缆发送到另一个电路板、该电缆具有我之前告诉过的大量不连续性。

我的问题是(考虑到我们不能这样做)如果根据您的专业知识， 更容易检查(采取一些 Riscs，清楚：-) 低频 MII/RMII 不平衡信号，而不是微妙平衡信号。 我们可能会移动另一个板中的 PHY 器件、通过 连接器和扁平电缆极其小心地将 MII 信号发送到 MAC 器件。

你怎么看？

此致、

G

您好、GZ、

谢谢、我现在明白了。 是的、最好将 PHY 和差分 MDI 信号保持在同一电路板的电缆端子上、MII 信号可以通过连接器发送到另一电路板。

此致、
Justin  

Ciao Justin、

感谢您的确认。

我 正在研究您的 DP83822EVM 评估模块、它似乎与我们目前讨论的内容非常一致。

该板不集成任何 MAC、因此  需要一个额外的板来提供所有必要的 MAC 信号(通过连接器 J14)。

您能确认吗？

您能否说明  此 EVM 的完整设置？

其他问题：

如果您看一下顶层(图21第24页)，差分信号 (在其磁性元件路径中)  实际上通过一些通孔穿过多个层， 这似乎与布局准则相矛盾。   

此外、R27、R38、R39、R40放置在靠近磁性元件的底部、这一点也不清楚。

您能就此事向我提供宝贵意见吗？

再次感谢

G.

e2e.ti.com/.../DP83822EVM.pdfSee是 nenede

您好、GZ、

没错、我们没有用于 DP83822EVM 的板载 MAC、因此不允许使用各种不同的 MAC 或处理器。 您还可以在设计文档中找到具有 MAC 连接的参考设计。

MDI 信号沿单层发送、但需要路由到电路板的顶部或底部、以连接到磁性元件和端子连接器等表面贴装组件。  

此致、

Justin  

谢谢 Justin、

这完全符合我们正在考虑做的事情。

您能否确认此解决方案可以全速运行？

此致、

G

谢谢你 Justin。

最后一个问题(抱歉、我之前未回答)您能否在   外部连接器上看到 RMII 接口的任何问题(信号数量更少、但高频时钟)？

这将使我们能够更好地利用两个板之间的连接。

- G