This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
Other Parts Discussed in Thread: DP83848I
https://e2e.ti.com/support/interface-group/interface/f/interface-forum/888740/dp83848i-reset-timing-consult
大家好、
我的客户希望使用 DP83848I、如下所示、
在 RMII 模式下、他们希望使用复位信号来控制连接到 PHY 和 MCU 的时钟发生器。 上电时、RESET 将为高电平、时钟将应用于 PHY。 您认为此类应用有任何风险吗？ 谢谢。
BR、
查尔斯·林
您是否对此主题有任何更新？ 谢谢。
您好、Charles、
对拖延表示歉意。 您在我们的24小时响应窗口之外的周末向我们发送了此电子邮件。 我在您的图中无法跟踪、因为它未显示任何有关复位的信息。
您是否在尝试仅在 RST 为高电平时打开 CLK？ 我认为、在 RST 被拉高之前、时钟必须保持稳定。 更多信息、请参阅上电时序图。
谢谢
Cecilia
您好、Cecilia、
感谢您在此处的回复。 是的、客户希望在 RST 为高电平时打开 CLK。 该 RST 也用于 PHY 复位。 在复位引脚为高电平后、我将让它们重新初始化 PHY 寄存器、这可以立即进行正常通信。 我认为这符合加电要求。 请帮助确认是否正常？ 谢谢。
您能帮助再次查看此案例吗？ 客户可能需要团队确认我上面提到的设置。 谢谢。
上电和复位前、时钟必须存在。 时钟不能由复位供电、这意味着它们同时变为高电平。
谢谢、
