主题中讨论的其他器件:LMH1218、 TPS74201、 TPS74、
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
你(们)好
您是否会将原理图和布局发送给我进行审查?
您是否有任何也可以共享的 DP 链路培训日志文件?
根据您的螺纹、看起来可能存在焊点问题。 电路板车间是否有 X 射线机来检查焊点? 有关建议的热封装组件、请参阅此应用手册。
在应用手册中、它建议"根据实验和建模数据(图12和图13)、当器件组装在 PCB 上时、德州仪器(TI)建议最小焊点面积为封装散热焊盘面积的50%。 使用 Solectron-Texas 进行的 PCB 组装研究的结果表明、标准电路板组装工艺和材料通常可实现大于80%的焊点面积、而不会尝试优化热增强型封装的工艺"。 我建议将70%的覆盖范围扩大到额外的边缘。
谢谢
David
我可以发送原理图的 PDF。 我更希望以非公开方式将其提供给您、以免泄露我们公司的专有信息。 Altium Designer 中的 PCB 布局也是如此。
您将使用哪种类型的链路训练日志? 我可以咨询我们的软件工程师、看看我们是否可以捕获 Xilinx 的 DisplayPort RX 子系统 IP 的任何控制台调试输出。
我们的装配室告诉我们、QFN 封装的 X 射线将不会产生结果、因为它只会显示较大的深色质量。
我还想知道、我是否可以使用 EyeScan 工具(如操作寄存器)执行特定的操作、以帮助收集更多数据。 遗憾的是、当训练失败时、PC 不会通过链路发送任何信号。 我们的定制 EDID 指示 PC 唯一有效的模式是 VESA 4K@60Hz、减少了消隐、因此当它无法协商时、它会放弃。
谢谢、
Greg
Greg
请您接受我的友谊请求、然后您可以使用私人消息向我发送原理图/布局? 我将 Allegro 用于我的布局、因此您必须将 Altium 转换为 PADS、以便我查看布局。
对于 X 射线、它们应以暗/灰差为基准、能够分辨焊接覆盖范围。 如果您看到电路板之间存在差异、 并且能够在回流后让一个电路板工作一段时间、对我来说、这就像一个可能的制造问题、我们需要首先解决这个问题、这样我们就可以在整个电路板上获得一致的结果、即使不通过也是如此。
DP 链路训练包括时钟恢复训练阶段和均衡训练阶段。 两个相位都必须通过才能使 DP 正常工作。 如果 FPGA 可以捕获和转储整个序列、我们可以看到是否存在与系统设计相关的信号完整性问题。 您可以尝试更改定制 EDID、以便先在1个通道上运行1.62G、然后在1.62G 1通道正常工作时构建数据速率和通道计数。
您是否还验证了 DP159和 DP130是否遵循数据表中所述的电源序列?
谢谢
David
David、
我已发送原理图。 我需要一些时间来转换 PCB 布局。
您提到了一个制造问题、这会导致器件在回流后工作一段时间。 在这种情况下、当器件停止工作时、器件本身未发生故障、因为在进一步返工后、我们有时能够使其再次运行、但它运行时间最长为46分钟。 在一段时间后会有什么原因导致它退出? 我们已经验证过热焊盘连接不良、因此器件不会过热。 (这是我的一个理论、直到它在良好的工作温度下被去除毛刺。)
关于电源定序、输出端口上的 DP130从未出现过问题、此外、我们使用的是它的"SS"版本、该版本仅具有3.3V 电源。 官方而言、我们违反了 VCC 和 VDD 之间的时序、但一旦 FPGA 开始运行、它会将 OE 拉低一段时间、释放它、然后通过 I2C 配置 DP159。 我们的第1阶段也发生了同样的违规行为、但它始终有效。 在第2阶段构建之前、我们没有遇到任何问题。 考虑到这可能是一个因素、我对一个具有有效输入#1和非有效输入#2的电路板进行了修改、并仅对不工作输入应用了修改。 在 FPGA 的 CFG_DONE 信号变为高电平之前、MOD 不会向 DP159提供 VCC 或 VDD。 这样、当为 VCC 和 VDD 供电时、OE 已经为低电平。 我验证了示波器上的时序、但 DP 输入仍然不起作用。
Greg
请您澄清一下这句话:"在这种情况下、当器件停止工作时、器件本身未发生故障、因为在进一步返工后、我们有时能够使其再次正常工作、但其运行时间最长为46分钟"? 46min 后 DP159是否完全无法正常工作、或 DP159是否仍可正常工作但无视频输入?
在非工作条件下、您能否将示波器探头放在交流耦合电容器上更靠近 FPGA 输入的位置、并查看信号是如何变化的?
谢谢
David
David、
46分钟后(通常比该时间短)、视频丢失、即使在系统通电后、链路也无法成功重新训练。 我说部件没有失败,因为它没有受到永久损坏。 有时、对其进行多次返工可以使其再次工作(在这里以5.4Gbps x 4通道进行培训)、但工作条件绝不是"永久性的"。 在所有情况下、与 FPGA 的 I2C 配置接口始终正常工作。
探测非工作状态可能用处不大、因为当链路无法成功建立时、PC 不会通过通道发送信号。
此外、我尝试在工作通道上探测 DP159输入侧的高速通道、以便我可以看到工作通道的样子、但每当我将探针放在上面时、信号都会下降。 它是一款8GHz 有源差分探头。 我本以为它会起作用。
您好、Greg、
虽然软启动引脚提供了许多优势、例如降低启动斜坡速率和降低 LDO 的输出噪声、但为了产生 RC 滤波器/时间延迟、需要该节点具有高阻抗、这意味着该引脚对泄漏电流更敏感。 大多数客户在其应用中没有问题、但这是一种故障模式、我们可以不时在具有软启动或降噪引脚的 LDO 上看到这种模式。
关于降低灵敏度的方法、如您所述、确保在焊接和返工后彻底清洁电路板(尤其是在 LDO 本身或连接到这些类型引脚的电容器上工作时)通常足以解决此问题。 其他选项包括在该引脚和电容器周围增加额外的间距、以降低从开发中泄漏路径的可能性、或在由于在恶劣环境中长期使用电路板而导致泄漏路径逐渐积累的系统中、然后使用 保形涂层还有助于消除这些类型应用中的问题。
您好、Greg、
您的想法背后的概念很好、但请注意、跟踪引脚仅用于启动跟踪、一旦 Vtrack>=0.8V、LDO 将切换到内部基准电压。 因此、您仍需要在 Vout 上设置一个外部电阻分压器、以便在内部 Vref=0.8V 时设置 Vout=3.3V 的增益、但通过短接 Vin 来跟踪 PCB 泄漏电流的潜在问题、可以减小增益。
数据表的第14页 解决了这一问题、以防您需要进一步查看。
我很高兴地报告、我们构建的两个新电路板都运行得很好!
除了最初安装的 TPS74201输入#1的方向错误、我们仍然没有对前两个输入的行为进行真正的解释、这会导致本应为1.1V 电源轨的电压出现过压(2.5V)。 假设该输入的 SN65DP159已损坏、我们确实将这些器件与 TPS74201一起更换、但这只能解决两个原始电路板之一上的输入#1问题。 除了电路板上有残留物可能导致第2个 SN65DP159发生未知损坏、因为其 TPS74201电源也输出了错误的电压之外、没有哪一项能够解释输入#2的不工作行为 (在残留物100%去除之前、介于0.2V 至0.6V 之间)。 如果缺少1.1V 电源、高速通道上的传入信号可能会损坏 SN65DP159?