请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：SN65MLVD040 主题中讨论的其他器件： SN65LVDM176、 SN65MLVD206B
大家好、我正在尝试获取有关我正在进行的设计的一些指导。 现在、我有一个 Xilinx FPGA、通过电缆将一些 LVDS GPIO 从背板驱动至 I/O 卡、并将系统前面板驱动至第二个子系统(请参阅下图)。 通过电缆传输的信号将是2类 M-LVDS。
由于此设计是一个原型、因此我们可能需要更改通过电缆传输的某些差分信号的方向。 这对于 FPGA 来说并不重要、因为它只是配置 I/O 缓冲器基元的问题。 对于 I/O 卡，我喜欢 SN65MLVD040，因为该芯片提供了半双工功能，因此我可以通过一起切换 DE/RE*引脚来更改 M-LVDS 对的方向。
但是、我对这种方法有一些疑问：
- 桥接 LVDS 和 M-LVDS 是否有更简单的方法？
- 如果可能、我希望避免进行两个信号转换(LVDS <->LVTTL <->M-LVDS)
- 如果无法避免转换为 LVTTL、是否有任何 LVDS 收发器具有与 SN65MLVD040相似的功能(特别是在半双工方面)？
- 没有类似的严格 LVDS 收发器、但我找到了 SN65LVDM176。 但是、该 IC 是一 款"LVDM"半双工收发器。 根据我的理解、除了2倍驱动电流、LVDM 与 LVDS 相似？ 这是否与 Xilinx Ultrascale 差动 I/O 缓冲器兼容？ (请注意、内置终端只能为100欧姆或完全关闭。 我无法在 FPGA 之外添加/删除/修改 FPGA 板上的端接)。
- 在常规 LVDS 收发器和 LVDM 收发器之间驱动和/或接收是否存在任何问题？
- 如果我需要转换为 LVTTL 以从 LVDS 获取到 M-LVDS、我能否将每个芯片上的单端驱动器/接收 I/O 绑定在一起并将它们视为单个双向 LVTTL 线路(请参阅下图)？
感谢你能抽出时间
