[参考译文] SN65DPHY440SS：与 Xilinx MIPI IP 的兼容性

Other Parts Discussed in Thread: SN65DPHY440SS

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/899725/sn65dphy440ss-compatibility-with-xilinx-mipi-ip

您好！

我们设计了一个使用 SN65DPHY440SS 的系统、其方式与数据表中第8.2.1节所述的方式相同。  我们的 MIPI 数据源是 Xilinx Artix 7 FPGA、而 MIPI 数据的接收源是 Xilinx Kintex 7 FPGA。

使用 Xilinx 提供的标准 MIPI IP 是否存在已知问题、限制或不兼容？

重定时器部件不会在每次转换到高速状态时都保持低功耗状态。  

我们有一个连续高速时钟进入正在通过的重定时器、但通道1或2上没有数据通过。

我们正在满足 MIPI 标准所要求的物理接口要求。

谢谢。