This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TMDS181:TMDS181:通过 i2c 模式配置时无信号输出

Guru**** 2513255 points
Other Parts Discussed in Thread: TMDS181

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/962147/tmds181-tmds181-no-signal-output-when-configured-via-i2c-mode

器件型号:TMDS181

大家好、

使用 TMDS181RGZT 和 TPD12S016RKTR 在 FPGA 和显示屏之间构建 HDMI 信号通道(FPGA 是发送端、显示屏是接收端)。

当前的问题是:HDMI 不 通过 i2c 模式输出到4K 或1080p、但 HDMI 信号可以通过引脚搭接模式显示。

您是否有任何建议、为什么 TMDS181没有通过 I2C 模式输出?

e2e.ti.com/.../7776.I2C-register-dump.TXTe2e.ti.com/.../0312.TMDS181_2D00_OUTPUT_2D00_SCH.pdf

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    我在原理图中看到了几个问题。

    如果不使用 SDA_SRC 和 SCL_SRC、则需要拉至接地

    SDA_SNK 和 SCL_SNK 需要连接到 FPGA 和 HDMI 连接器之间的 DDC 总线、以便 TMDS181可以监测 DDC 总线并正确设置 TMDS_CLK_Ratio_STATUS 位

    3.您是否将 HPD 信号从 HDMI 连接器连接到 FPGA?

    4.如何控制 OE 引脚? OE 引脚具有内部上拉电阻、因此只需要一个外部下拉电容。 我们建议 OE 引脚上使用0.22uF 电容、以确保满足上电时序要求

    在寄存器转储中、我看到 TMDS_CLK_Ratio_status 设置为1。 对于 HDMI2.0、TMDS_CLK_Ratio_STATUS 仅设置为1、对于 HDMI1.4或更低的工作速度、需要将其设置为0。

    谢谢

    David

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,David

     感谢您的回复!

    1、SDA_SRC 和 SCL_SRC 已被拉至灌浆;

    2、SDA_SNK 和 SCL_SNK 已连接至 HDMI 连接器、但仍连接至;

    3、HPD ,已从 HDMI 连接器连接到 FPGA,、因为 HMDI 可以通过引脚搭接模式连接1080p 或4K@30Hz

    4、OE 引脚连接至 CPLD,、因此 OE 引脚在;上电后30ms 上拉至高电平

    • 此项目由两块板卡组成。一块板使用 TMDS181和 FPGA 作为 HMDI 源卡、另一块板使用

      电路板使用一个 TMDS181和 FPGA、用于 HMDI Sink。

    • 如果源卡和接收卡通过引脚搭接模式进行配置,它们可以1080p 或4K@30Hz。然而,源卡通过 I2C 进行配置
    • MODE,和接收卡仍然通过引脚搭接模式,进行配置、因此它们无法连接。
    • 您是否有任何建议、为什么 TMDS181 没有通过 I2C 模式输出?

    e2e.ti.com/.../Block-Diagram-of-TMDS181.pdfe2e.ti.com/.../TMDS181_2D00_SOURCE.pdfe2e.ti.com/.../TMDS181_2D00_SINK.pdf

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    在 寄存器转储中、我看到 TMDS_CLK_Ratio_status 设置为1。 对于 HDMI2.0、TMDS_CLK_Ratio_STATUS 仅设置为1、对于 HDMI1.4或更低的工作速度、需要将其设置为0。 您是否在 HDM1.4和2.0之间正确设置了 TMDS_CLK_Ratio_STATUS 位?

    2.您是否在 HDMI1.4和2.0之间正确设置了 TX_TEMR_SEL 位?

    数据速率(DR)> 3.4Gbps–75至150 Ω 差分近端终端-> HDMI2.0

    2Gbps > DR < 3.4Gbps–150至300 Ω 差分近端终端-> HDMI1.4

    DR < 2Gbps–无终端-> HDMI1.4

    3.当 TMDS181处于 I2C 模式时,您能否探测源卡 TMDS181时钟输出?

    谢谢
    David

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,David

    1、我已,为 HDMI1.4 μ s 设置 TMDS_CLK_Ratio_STATUS、但仍然链接;μ s

    2、 已针对 HDMI1.4,将寄存器的 TX_TEMR_SEL 位设置为01、但仍然链接;

    3、输入卡的 FPGA 在 I2C 模式。中检测到时钟信号

    您是否有其他想法来分析和 解决问题?   或者 我的硬件电路设计是否存在任何其他问题?

    如何配置 TMDS181的硬件电路如果输出卡 可以通过 PIN starp 模式以4K@60Hz 的速率进行链接?   以及 如何配置 TMDS181的硬件电路如果 HDMI 可以在 1080p、4K@30Hz 和4K @60Hz?之间显示

    e2e.ti.com/.../TMDS-CLOCK.txte2e.ti.com/.../TX_5F00_TEMR_5F00_SEL_2800_150_2D00_300ohm_2900_.txt

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    在源端、如果您仅将 I2C_EN 引脚设置为高电平、保留 TERM = NC、并且不执行任何 I2C 读取或写入操作、那么您是否能够启动链接?

    请按照图36中的设计示例进行操作、关键是确保 TMDS181 SDA_SNK 和 SCL_SNK 连接到 DDC 总线、以便 TMDS181能够正确监测总线、并在1080p、4K@30和4K@60之间正确设置 TMDS_CLK_Ratio_STATUS 位。 需要将 TX_TERM_SEL 设置为 NC、以便根据数据速率自动设置为正确的端接。

    谢谢
    David

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,David

      感谢您今天的回复?

      我发现了 CPU 不配置 FPGA 视频源的寄存器位这一问题的原因、现在该项目可以显示1080p 和4K@60Hz。   SDA_SNK 和 SCL_SNK 需要连接到 FPGA 和 HDMI 连接器之间的 DDC 总线。

    我还有其他问题需要你的答复?

    1、如何在引脚搭接模式和 i2c 模式下配置 TMDS181的引脚17 (SIG_EN)?  

    、Ω TMDS181  Ω 在 直流耦合模式(__LW_AT__灌电流侧 或拉电流侧)?中上拉50端接电阻器

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    感谢您的更新。

    1.我会将 SIG_EN 引脚拉低以禁用引脚搭接模式下的时钟检测器电路。 在 I2C 模式中、引脚17被默认禁用时钟检测器电路的寄存器0x09位4覆盖。

    2.我认为您是指 TMDS181输出吗? 对于 TMDS181输出和直流耦合模式、只要灌电流已经在内部具有端接、就不需要将外部50 Ω 端接设置为3.3V。

    谢谢

    David

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,David

      感谢您在这些日子里的帮助!