请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
器件型号:DS125BR401A 您好!
您能帮我确认以下问题吗、提前感谢。
1.建议在通道 B 侧连接较大的损耗、因为 B 侧具有24dB CTLE、我对吗?
2.我已经检查了一条通道的正极和负极迹线看起来是一样的、我们是否可以交换外部连接以简化布局? 就像我将外部负极迹线连接到器件正极引脚、将正极迹线连接到器件负极引脚一样? 这是可以接受的吗?
谢谢。
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好!
您能帮我确认以下问题吗、提前感谢。
1.建议在通道 B 侧连接较大的损耗、因为 B 侧具有24dB CTLE、我对吗?
2.我已经检查了一条通道的正极和负极迹线看起来是一样的、我们是否可以交换外部连接以简化布局? 就像我将外部负极迹线连接到器件正极引脚、将正极迹线连接到器件负极引脚一样? 这是可以接受的吗?
谢谢。
您好、Penn、
1)。 是的、您的理解是正确的。 B 侧可以补偿较高的损耗-高达24dB。 由于 B 侧可以承受更多的损耗、因此该侧放置在接收侧-此时会有更多的信号能量损耗。 另一方面、一侧可以承受接近10dB 的电压。 通常情况下、TX 侧使用一侧、ASIC/FPGA TX 和侧输入之间应存在4-5dB 损耗。 这使得来自 FPGA/ASIC 的信号训练序列能够无缝通过 A 侧。
2)。 是的、您可以在输入和输出上交换 P 和 N。 如果只在一侧执行此操作、就像否定信号。 但是、如果在输入和输出端都执行此操作、则它就像反相两次、因此结果为正(无变化)。
此致、Nasser