[参考译文] DP83867E：XI 输入参数(线程连续)

您好 Bart、

感谢您分享原理图、我对使用的组件很少有疑问。

我们尚未在 PHY 的 CLKOUT 引脚上连接50欧姆电阻器的情况下进行测试、这将是非常强的下拉电阻。 我正在评估 CLKOUT 引脚上的下拉电阻器的影响、但我们能否检查它是为什么被添加的？

MDC 似乎具有100欧姆上拉电阻器和100欧姆下拉电阻器、是否都已组装？

对于三种电源配置、是否按照数据表遵循电源定序？

此致

Aniruddha

您好、Aniruddha、

感谢您的反馈/问题。  

1. 连接在 CLKOUT 上的50 Ω 电阻器：它可能是 CLK 线路上的50R 终端。 一致认为这毫无意义。 我们可以移除该电阻器进行进一步测试、或关闭寄存器中的 CLK_OUT 输出。
   
   
2. MDC 上拉/下拉：是的、两个电阻器都已组装。 当连接多个 PHY 时、根据针对 SMI 总线布线的建议、这是戴维南终端。
   
   
3. 电源排序：1V8电压直接来自2V5电压线路、因此它以最小的延迟跟踪它。

除了讨论 XI 之外-加电后、测试模式在 PHY 上处于活动状态、与自举引脚设置冲突。

例如、在原理图中被描述为端口10的 PHY 上、上电后在寄存器中遵循以下内容：

寄存器 CFG4 (地址0x0031)：0x10b0

寄存器 TARK_STS1 (地址0x006e)：0x082a

寄存器 TAPE_STS2 (地址0x006f)：0x0100

这对应于捆绑设置、CFG4中的位[7]除外。

尽管 RX_CTRL 设置为模式3，但“内部测试模式1”在加电或复位后处于活动状态。

期待您的反馈。

谢谢、此致

您好、Aniruddha、

您可以分享您的反馈吗？

谢谢你。

您好 Bart、

通过消除时钟输出引脚上的强上拉电阻、您是否看到性能有任何改善？

MDC 上拉和下拉不是我们测试过的器件、这是 MAC 侧建议的结果吗？ 这需要在应用程序上进行验证。

自举状态与所需自举值不匹配的最常见原因是 MAC 侧的一些内部拉电阻器。 您能否检查 MAC 侧是否存在任何此类可干扰 PHY RX 引脚上自举电阻器的拉电阻器？ 如果存在、则需要更改外部拉电阻器值、以使自举电压处于可接受的区域内。

此致

Aniruddha

您好、Aniruddha、

感谢您的反馈。  

关于 MDC 上拉/下拉–是的、这是 MAC 制造商的建议。 我们认为这是一个成熟的解决方案、因为在测量期间、我们检查了 MDC 和 MDIO 信号、没有发现任何问题。  

关于自举值–此自举选项的引脚为“RX_DV_RX_CTRL”，该引脚仅连接至自举分压器，而不连接至 MAC。

我们将进行测量(包括自举电压)并告知您结果。

此致

您好、Aniruddha、

我们进行了测量：

关于自举值–RX_CTRL 引脚上的电压为453mV。 模式3的数据表目标电压为(最小排印错误/最大排版) 405mV/459mV/511mV。

换句话说、所需的目标电压为459mV±52mV。 测得的电压偏离理想值-11.5%允许的容差。

由于 PHY 复位由系统软件控制、因此 RESET 引脚上的上升沿会晚很多(几秒钟)。

因此、我们认为、自捆绑读取配置位的错误信息仍然无法解释。

关于电源序列-电压轨会随着以下延迟而上升：2V5 <=1ms=>1V8 <=5ms=>1V1。

它符合数据表中的要求。

关于 CLKOUT 引脚上的强下拉- 我们制作了两个具有和不具有50R 电阻器的时钟屏幕截图。

它们完全相同、如下所示：

移除 R1之前：  

移除 R1后：

我们发现了我们与您的测量之间的一个潜在差异。

在我们的测量期间、PHY 处于复位状态(因为测量是在从系统中移除的单独卡上完成的)。

但是、当我们通过更改电路来释放复位时、时钟信号行为没有明显的变化。

请提供建议、感谢您的支持。

您好 Bart、

感谢您提供更多信息。 当您从器件中释放复位时、XI 引脚上的原始电压违例消失。 我的理解是否正确？

关于 PHY 自举值、您的计算是正确的。 对于1.8V IO 运行、453mV 运行电压应将器件绑在模式3中。 在应用复位时、您能否在示波器上监控 RX_CTRL 引脚、以检查电压是否不超过511mV、因为复位引脚将变为高电平？ 请在释放复位后继续至少监视1-2 ms。  

此致

Aniruddha

您好、Aniruddha、

遗憾的是、根据复位引脚的状态、XI 引脚没有变化。

我们将按照您的建议在 RX_CTRL 上进行测量。

此致

谢谢 Bart、我懂了。 我将等待您的测量。

此致

Aniruddha

您好、Aniruddha、

下面是示波器的屏幕截图、随附注释。如您所见、RX_CTRL 上的电压在 RESET_N 置位后略微升高。

我们怀疑这一定是由 DP83867E 引起的、因为没有其他东西连接到 RX_CTRL 信号。 仅 PHY 和分频器。

原理图如下所示：

我们所知(基于由差分探头部分重新检查的许多测量结果)：

• VDDIO 1V8在启动期间保持清零和稳定
• RX_CTRL 上的电压在复位后意外开始上升40ns
• 除配置寄存器4的位[7]外、基于自举配置的寄存器中的所有位均处于预期状态

这些事实给人的印象是，在 RESET_N 状态下，连接与上图中的 Rpull=9k8 (基于外部分压器的已知值、VDDIO 电压和 RX_CTRL 电压)相对应。 这对应于数据表中的信息。

但在 RESET_N 失效后约40ns、Rpull 会将值更改为 aprox。 80k、导致 RX_CTRL 电压上升至530mV。 数据表中未提及此意外行为。

然后、RESET_N 失效后约120ns、RX_CTRL 在内部切换到输出。  数据表中未提及此意外行为。

根据数据表中的信息和时序：

-满足 T4的要求、因为 RESET_N 由主 CPU 控制并在系统上电几秒钟后失效。

但 RESET_N 失效后的 PHY 行为完全不同。 在120ns 时(此时需要内部锁存)、RX_CTRL 引脚被主动拉低。

因此，问题仍然没有解释，而且出现了更多问题。

期待您的反馈和支持。

您是否还有关于 XI 输入问题的任何反馈？ (这也是我们尚无法解决的问题)。

谢谢、此致

您好 Bart、

我正在研究这两个问题、下周周二之前、我将再次与您讨论。

此致

Aniruddha

您好、Aniruddha、

您是否会为我们提供一些反馈？

谢谢你。

您好、Aniruddha、

您这边是否有任何更新？

此致。

您好 Bart、

我们查看了自举模式的验证数据、没有看到在模式3中 RX_CTRL 上的电压跳至530mV 的任何情况。 通过按照数据表中的说明添加外部电阻器、PHY 已正确捆绑至模式3。 它们是否具有5.76k Ω 和2.49k Ω 自举电阻1%的容差？

对于 XI 引脚的行为、我同样没有发现任何 PHY 电压下降至-0.38V 的情况。 我们正在检查设计是否可以接受。 您是否执行了任何分组差错测试来检查以太网链路性能？ 当时钟电压降至-0.38V 以下时、您是否观察到数据通信问题？

此致

Aniruddha

您好、Aniruddha、

当然、5.76k Ω 和2.49k Ω 自举电阻器的容差为1%。

我们复制了 TI EVM 上在去复位期间的 RX_CTRL 电压测量值。 我们发现 RX_CTRL 上的电压增加相同。

有关测量的详细信息：

• 使用 DP83867ERGZ-S-EVM、无需任何修改。
• 在复位信号上升沿触发示波器
• 第二个通道连接到 RX_CTRL 引脚。
• 通过 EVM 上的按钮 S1生成复位

如下图所示、当复位取消置位时、RX_CTRL 上的电压也有类似的增加(在缩放的波形上可见)。 与在我们的卡上进行测量相对的不同电压电平是由 EVM 上使用的更高 VDDIO 引起的(2V5与我们卡上的1V8相比)。

但是、当我们比较这两个电压增加时、它们是完全相同的–在复位失效之前增加电压的15%、并且在信号进入逻辑低电平状态之前的长度为65ns。 如前所述–原因只能在芯片内部、因为引脚上只有 R7/R9分频器。

在这种情况下–您能否解释为什么分频器使用数据表中推荐的不同 R7值？ (使用6.04k 与建议使用5.76k、这意味着差异接近5%)。

关于以太网链路性能： 是的、我们观察到一些数据通信问题、但这些问题很少出现。

它们在加电几分钟后表现为对等设备(以太网交换机结构)上的 SGMII 链路丢失。

通过禁用 SGMII 自动协商可以缓解此问题、但我们仍未确定根本原因。

我们尝试了：

• 通过改变电容分压器的值来实现各种时钟电平–没有效果
• 禁用无法解释的激活内部测试模式(与 RX_CTRL 设置问题相关)–无效

为了避免推测 PCB 设计的质量、我们要说的是、我们在系统中使用5Gbit/s (5G-base-R)长链路、而不会出现任何问题。

因此、我们相信以太网交换机结构和 DP83867E 之间的短 SGMII 链路会进行适当路由。

我们期待您的反馈。

谢谢你。

您好、Aniruddha、

我们的客户使用我们的 EVM 进行了测试、以下是注意事项。 可以帮帮你吗？

我进行了下一个与 RX_CTRL 自举相关的测试。 测试期间、TI EVM 通过 SMI 连接到我们的系统 SMI 总线。

打开 EVM 后、读取 DP83867E CFG4寄存器。 读取值为0x10B1、这意味着 INT_TST_MODE_1位被置位。

提醒您- RX_CTRL 设置的 EVM 设置为模式3。

根据数据表、当模式1或2捆绑时、必须重置 INT_TST_MODE_1位(根据数据表第38页的信息、表6下的注1)。

它还意味着当模式2或3被选择时、一个位被复位。 但实际上、该位在加电后始终置位、直到 CPU 将其关闭。

在我们的电路板和 EVM 上、行为是相同的。

那么、是否有人真正尝试解决我们所描述的问题存在一个问题...？

让我们重新概括一下：

我们介绍了 RX_CTRL 上的电压跳转

–您写道 TI 团队从未观察到电压跳变

–稍后、我们演示了 EVM 上的电压跳转。

我们描述了模式3中意外设置的位

–您写道，在测试期间，PHY 正确捆绑到模式3。

–稍后、我们在 EVM 上的模式3中读取意外设置的 INT_TST_MODE_1位。

您好 Bart、

感谢您提供额外的反馈。 我认为寄存器0x31位[7]可能存在文档问题。 根据观察结果、只有在 RX_CTRL 自举上使用模式1或2时、该位才需要清零、对于自举模式3/4、该位可以忽略。 我将再次检查此位行为以确认此文档问题。

关于电压跳转、我曾尝试在测试台上重新创建问题、但我使用了不同的测试板。 我将尝试使用您在上面使用的相同 EVM 来重复此测量。 我想我应该在本周结束前为您提供最新信息。

此致

Aniruddha

您好 Bart、

我能够验证寄存器0x31[7]的运行、并且可以确认数据表中有一个拼写错误。 该位不显示内部测试模式的电流自举值。 该位是内部测试模式的屏蔽位。 如果使用 RX_CTRL 的自举模式1/2激活测试模式、则可使用寄存器0x31[7]来允许或阻止该模式。 如果它为1、则允许测试模式、如果为0、则阻止测试模式。 如果 RX_CTRL 在模式3/4中捆绑、那么测试模式被完全禁用、在这种情况 下、寄存器0x31[7]位被忽略。 因此、即使正确设置 PHY、寄存器0x31[7]将继续显示为"1"、但测试模式将不会处于活动状态。

还有另一个寄存器位可以告诉您内部测试模式是否正确捆绑。 寄存器0x6f[8]是内部测试模式设置状态位。 如果该位为"1"、则禁用测试模式、如果该位为"0"、则启用测试模式。 如果 RX_CTRL 在您的应用程序上被正确绑定到模式3、那么您应该将该位读回为"1"。

关于 RX_CTRL 上的电压尖峰、我尝试在我们的实验中使用 DP83867 SGMII EVM、并重复了测试设置。 我尝试了多次复位、但无法观察到任何电压尖峰。 我尝试了大约30次手动复位、同时通过示波器监控 RX_CTRL 引脚上的复位线路和电压。 这是否在您的设置中相当可重复？

此致

Aniruddha

您好、Aniruddha、

是的、 测量是可重复的。  您确定是否具有合适的示波器设置？ 有问题的部分信号只有65ns 长。

但我认为 RX_CTRL 自举问题可以视为解决了。 从我的角度来看、它是基于数据表中的错误而进行的误解。 具体而言、0x31[7]位值不是基于自举、如数据表所述、因为自举值保存在0x6f[8]位中、被描述为保留。  现在我们认为、尽管复位后 RX_CTRL 引脚的模拟行为与数据表中的说明不匹配、但0x6f[8]位的绑定正确。

XI 时钟输入的问题仍然没有得到解决。