[参考译文] DS125DF1610：有关以菊花链形式连接 CLK 的问题

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1163706/ds125df1610-questions-about-daisy-chaining-the-clk

各位专家、您好！

我正在探讨将多个 DS125DF1610 (16通道重定时器)的时钟以菊花链形式连接在一起。 我从数据表中了解到，“输出”时钟引脚 CLK_MON_P/N 是 LVDS (兼容)输出。 数据表中不清楚输入时钟引脚 REF_CLK_P/N 是否包含片上终端。

1. 输入时钟引脚是否包含 LVDS 输入的片上终端？
2. 如果不是、考虑到输入必须在差分模式下进行交流耦合、建议使用哪种端接方式？
3. 值得问的是、差分时钟输入是否必须进行交流耦合？

感谢您的帮助！

此致、

Jim B