请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：DP83867IR 这是斯蒂芬·辛克在2020年5月18日下午3：13发布的与该职位相关的帖子。
我们在 SI 信号中看到同样的现象、即 TX_D0和 TX_D1 (GPIO_SGMII_IN 模型)与 TX_CLK、TX_CTRL 和 TX_D (3：2)(GPI 模型)上的加载差异导致 Tx RGMII 总线出现偏差。
snla243的表3中的时序参数 IOskels=0.35ns 是否包括由输入负载差异引起的偏斜、或者我们是否应该将我们在 SI sims 中看到的偏斜添加到 snla243中指定的 IOskels=0.35ns？
或者输入负载偏斜是否包含在 snla243中指定的其他延迟参数之一中？
请提供建议、谢谢、
John
