请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：SN65DPHY440SS 主题中讨论的其他器件：DPHY440S
大家好、员工
使用两者的延迟是多少？
我们计划使用 MIPI 2端口 x 4通道来配置系统。
在系统配置中使用两个 DPHY440s。
两个芯片之间的理想偏差为"0"。
是否可以在两个芯片之间呈现偏差规格数据？
数据表中的延迟规格
两个芯片之间的最大偏差为28ns (40ns-12ns = 28ns)。
℃、当在 Ta = 25 μ F 和 VDD1.8V 条件下使用时、
延迟规格是否未从最小值[4UI + 12ns]和最大值[4UI + 40ns]更改为最大值？
此致
自助餐厅
