在上一个问题中、我已经确定 TS5USBC41上的故障输出引脚按规定工作、即使输出使能信号未被置为有效(即当芯片被禁用时)。
但是、假设 PCB 不允许我在使能信号有效之前读取故障引脚。
如果在使能信号被置为有效时 D+/D-引脚上已经存在过压情况、TS5USBC41的行为是怎样的? TS5USBC41只是"忽略"使能引脚输入信号、还是在 OVP 开始前芯片首先尝试启用(可能达到 D1+/-和 D2+/-引脚上的 V_CLAMP 电压)?
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
在上一个问题中、我已经确定 TS5USBC41上的故障输出引脚按规定工作、即使输出使能信号未被置为有效(即当芯片被禁用时)。
但是、假设 PCB 不允许我在使能信号有效之前读取故障引脚。
如果在使能信号被置为有效时 D+/D-引脚上已经存在过压情况、TS5USBC41的行为是怎样的? TS5USBC41只是"忽略"使能引脚输入信号、还是在 OVP 开始前芯片首先尝试启用(可能达到 D1+/-和 D2+/-引脚上的 V_CLAMP 电压)?
我恐怕我的问题可能不够清楚,因此我将尝试改写:
假设出现以下情况:
我的问题是:如果通过将 NOE 信号置为低电平来启用芯片、引脚 D1+会发生什么情况? 芯片的内部开关是否闭合、以便在 OVP 被激活并且开关再次打开之前引脚 D1+上的电压上升(如数据表的图19所示)? 或者、即使在 NOE 信号为低电平时、开关仍保持断开状态、以便在引脚 D1+上观察不到变化吗?