• 状态 Resolved
  • 已锁定 已锁定
  • 回复 9 回复
  • 订户 0 订户
  • 视图 288 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TUSB542：TUSB542RWQR

admin
Guru**** 2380860 points
Other Parts Discussed in Thread: TUSB542
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/914208/tusb542-tusb542rwqr

器件型号：TUSB542

降级器、

早上好。

我对使用 TI 转接驱动器 IBIS (TUSB542RWQR)模拟 ADS 有疑问。

我不知道您对 DE 和 EQ 的描述是什么。 请帮我这个忙、非常感谢。

问题1：

如果 ADS 的 EQ 和 DE 设置如下所示：(我们的 Pass 设置)

Tx1/TX2：EQ：0 (TI IBIS 用户指南为0dB)；DE：3 (OS：1100mV、DE：TI IBIS 用户指南为0dB)

RX1/Rx2：eq：0 (TI IBIS 用户指南为0dB)；de：3 (OS：1100mV、DE：TI IBIS 用户指南为0dB)

根据上述问题...如何设计我们的 DUT 硬件设置？

PS：硬件设置定义为第13页的表2、请参阅 TUSB542 SLLSER3E–2015年12月–2017年6月修订版。

非常感谢。

  • 0
    TI__Guru**** 2380860 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    我将使用以下设置。 在 CH2上添加额外的 DE 不应导致任何问题、因为此 TX 面向连接器、并且通常比 CH1 TX 具有更大的损耗(即 USB 电缆)。

    Cnfg_A1 =高电平

    Cnfg_B1 =低电平

    Cnfg_A2 =低电平

    Cnfg_B2 =悬空

  • 0
    TI__Guru**** 2380860 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    感谢您的回复。

    上周、

    我已经尝试过您的 DE/EQ 设置、  

    Cnfg_A1 =高电平

    Cnfg_B1 =低电平

    Cnfg_A2 =低电平

    Cnfg_B2 =悬空

    我们的眼图高度为109mV；眼图宽度为111ps、但遵循以下设置：眼图高度为146mV；眼图宽度为122ps

    Tx1/TX2：EQ：0 (TI IBIS 用户指南为0dB)；DE：3 (OS：1100mV、DE：TI IBIS 用户指南为0dB)

    RX1/Rx2：eq：0 (TI IBIS 用户指南为0dB)；de：3 (OS：1100mV、DE：TI IBIS 用户指南为0dB)

    您对此案例有什么想法吗？

    非常感谢。

  • 0
    TI__Guru**** 2380860 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    硬件和仿真之间可能存在许多差异。 硬件测试和仿真之间的插入损耗、阻抗曲线和主机性能可能不同、这可以解释结果的差异。 在这两种设置中、您要测试的前置和后置通道是什么？

  • 0
    TI__Guru**** 2380860 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    早上好。

    好的、我完全同意您的意见。 因此、我将遵循您的建议。 (硬件设置：Cnfg_A1 =高电平， Cnfg_B1 =低电平， Cnfg_A2 =低电平， Cnfg_B2 =浮动)

    很抱歉、我不明白"预/后信道"是什么意思...

    EH： 109mV；EW：111ps、 EH：146mV；EW：122ps <--它们的设置？

    非常感谢。

  • 0
    TI__Guru**** 2380860 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    前置/后置通道是指转接驱动器前后的传输介质。 您可以通过以下链接阅读有关此主题的更多信息。  

    https://e2e.ti.com/support/interface/f/138/t/719929

    是的、我是指您在 HW 与仿真中的测试设置。  

  • 0
    TI__Guru**** 2380860 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    早上好。

    谢谢、我明白了。

    关于测试设置、我们只获得了仿真结果、没有 EA 测试结果。

    因此、它们与 ADS 设置相同。

    我只是担心我们的通过设置(如下所示)无法在我们的硬件上实现。

    Tx1/TX2：EQ：0 (TI IBIS 用户指南为0dB)；DE：3 (OS：1100mV、DE：TI IBIS 用户指南为0dB)

    RX1/Rx2：eq：0 (TI IBIS 用户指南为0dB)；de：3 (OS：1100mV、DE：TI IBIS 用户指南为0dB)

    当我们遵循设置时、得到 ADS 的低风险结果。 与 您建议的设置相同、我们得到了 ADS 的高风险结果。   

    也许我们也可以期待 EA 测试结果(遵循您的 DE/EQ 设置)。

    并可以了解有关 EA 和 SI 相关性的更多知识。  

    谢谢。

  • 0
    TI__Guru**** 2380860 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    现在、我看到这两个结果都来自 ADS。 我希望硬件方面的性能能在提供的设置下更好。 您能否描述(或分享)您的 ADS 测试台设置？ 在 EA 测试案例中、您期望的预/后通道是什么？ 我想了解您的前置/后置通道使用哪些块(即 PCB 布线的 S 参数等)。  

  • 0
    TI__Guru**** 2380860 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    早上好。

    HW 拓扑如下所示：  

    广告：

    谢谢。

  • 0
    TI__Guru**** 2380860 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Cheymen、

    请记住、您仅测试器件的一个方向(AP 到连接器)。 另一条路径具有相反的预/后通道(连接到 AP 的连接器)、用于调优 EQ_CON、DE_AP、OS_AP。 此外、PCH 和转接驱动器之间的路径似乎也缺失。 上图表示它们彼此相邻。 如果我错了、请纠正我的问题。