[参考译文] SN65HVD3088E：某些引脚的滞后

admin

Guru**** 2513185 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

器件型号：SN65HVD3088E

我有一位客户请求 D、DE 和 REBAR 引脚的迟滞信息。

有人可以向我提供此信息吗？

谢谢。

此致、
Darren

0 admin 5 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Darren、

我将对此进行研究。我将更新我找到的数据。

此致、

Hao

0 admin 5 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Darren、

输入逻辑引脚中没有迟滞电路。如果您有更多问题、请告诉我。

此致、

Hao

0 admin 5 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 Hao、

您能帮您稍微澄清一下吗？

6.3数据表中的"建议运行条件"针对 D、DE 和 XRE 说、它们的建议运行范围为2V↑的 V_IH 和0.8V↓的 V_IL。

但阈值是多少、是否有抗尖峰脉冲时间或某种时间来防止噪声翻转器件输出开/关(DE 上的噪声)或发送错误信号(D 上的噪声)？

如果真的没有迟滞、那么我认为 MCU 需要实现自己的"抗尖峰脉冲时间"、以确保使能端和信号电压达到其所需的值...对吧？

此致、

Darren

0 admin 5 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Darren、

你是对的。无论边沿是上升还是下降、逻辑引脚的触发点都是相同的。请以该仿真数据为例。设置为 Vcc=5V、REB=L、DE=H 和60Ohm 电阻器总线负载。您可以看到、如果 D 的斜升中存在一些噪声、则器件输出将受到影响。

如果您有任何疑问、请告诉我。

此致、

Hao

接口（参考译文帖）(Read Only)