[参考译文] PHY 芯片 DP83620在复位后不起作用

您好 Justin，

感谢您的回复。

如何查看 DP83620的自举设置？  是否有可以查看所有设置的寄存器？ 我以前没有这样做、所以请告诉我更多详细信息。

2.软复位后 、自举设置也会重新初始化、对吧？ 自举设置也由自举 选项引脚分配决定、例如上电时？

通过  在 PHY 控制寄存器2 (PHYCR2)中分配位9=1来实现软复位功能吗？ 如何分配 PHYCR2中其他位的值？ 请提供一个有关如何设置软复位的具体示例。

谢谢！  

您好！

没有一个寄存器会描述器件的所有设置、但是设置可以在寄存器描述中找到、在每个位描述的默认状态中写入"设置"。  

2.软复位不会重新初始化设置，因为它会保持现有寄存器设置不变。 器件的自举设置将在加电或硬件复位时确定。  

通过写入寄存器0x1C=0x0200可实现软复位。 这是0000 0010 0000 0000的十六进制表示  

此致、
Justin  

您好 Justin、

非常感谢、我将与您的导游一起尝试。

您好 Justin、

我有两个问题：

我通过 写入寄存器0x1C=0x0200尝试了软复位 、并读取 了 PHYSTS 寄存器0115。  通常为0715、而软复位后为0115。 0115是否正常？  

2.我还可以使用完全软复位、即寄存器0x00=0xB120、我还可以得到0115。 我应该使用哪个复位(完全或部分)？

谢谢！

您好！

PHYSTS (0x10)= 0715和0115之间的差异是[10：9]位为低电平锁存、应读取两次以确定它们是否与正常的0715匹配。  

可以使用任一复位。 原始问题与导致 PHYSTS 寄存器显示无链路的引脚复位有关。 您能否描述 RESET_N 低电平复位导致不良状态的频率、并确认软件复位不显示此行为？

此外、请在器件正常运行时读取以下位、并与器件在错误复位后的时间进行比较：  

此致、

Justin  

您好 Justin、

当 器件正常运行时、我尝试读取寄存器、并与器件在错误复位后的情况进行比较：

这四个位存在差异、您能不能帮助我解决坏复位的问题吗？ 非常感谢！

正常：  reg00[15：0]= 0x3100；  reg04[15：0]= 0x01E1；  

错误复位：reg00[15：0]= 0x2100；  reg04[15：0]= 0x0101；  

您好！

根据您在上面强调的差异、在"错误复位"后、DP83630似乎处于禁用自动协商并强制进入100BaseTX 全双工模式的模式。 您能否为此应用提供原理图？ 我将重点介绍 LED_LINK (引脚28)搭接方案、因为这似乎是良好复位和不良复位之间的差异。

此致、
Justin  

您好 Justin，

感谢您的回复。

1、引脚28连接到图中所示的三个元件：第一个是 R9_2；第二个是 R11_2 (该电阻器未焊接并保持断开)；第二个是 FPGA 输入 I/O (FPGA 读取 LED_LINK 的电压电平)。

另一个注意事项： 有10个 PHY 电路在我的电路板上使用相同的电路设计、而只有第八个 PHY 芯片存在此问题。  

2.请解释 为什么禁用  的自动协商 会导致 PHY 芯片不工作？ 谢谢！

您好！

从速度和自协商角度而言、您所需的运行模式是什么？  

我看到的问题是、如果您依赖将 LED 引脚绑定到非默认状态、则应该有一个并联绑定电阻器来控制复位时引脚上的电压。  

如果要禁用自动协商、我建议填充 R11。

如果您希望启用自动协商、最佳设计是将 LED 配置为在低电平有效(而不是您现在拥有的高电平有效配置)下工作。 您可以尝试的调试工作是取消选择 R9并确定问题是否仍然存在。

此致、
Justin  

Juston、您好！

我希望 PHY 以100Mbps 的速率工作、并启用自动协商。 正常运行时，LED (D1_2)熄灭，如果不工作，D1_2亮起。  

因此、我需要将 R9_2和 D1_2串联并与引脚28相连。

此电路是否正常？ 硬复位时、对于引脚28的不确定状态是否有风险？

 谢谢！

您好！

由于您依赖内部上拉电阻器将引脚设置为启用自协商、因此 LED_LINK 引脚将设置为低电平有效模式。 这意味着、如果您有链路、则引脚处于"打开"状态、当链路正常时将引脚驱动为低电平。  

不建议在原理图上进行配置、因为当链路打开且 LED_LINK 被驱动为低电平时、引脚将从驱动低电平转换为由内部自举上拉、并可能导致您看到的间歇性复位行为。  

我建议删除 R9和 D1作为调试练习、并检查问题是否已解决、可以通过寄存器检查链接。  

此致、

Justin