This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TL16C752D:未将 LSR[5]置为有效

Guru**** 2392095 points
Other Parts Discussed in Thread: TL16C752D

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/911017/tl16c752d-not-asserting-lsr-5

器件型号:TL16C752D

您好!

尽管 IIR = 0xC2 (THR 中断)、但在以9600bps 速率发送中断后、LSR[5]通常不会置位。

在以下情况下、LSR[5]被置为有效。

 -4800bps 速率或在中断或使用 TL16C752B 器件后等待500ns

这不是由什么引起的?

TL16C752D 是否能使9600bps 的 LSR[5]有效?

此致、

Kuramochi

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Kuramochi、

    752D 应该能够在任何波特率上将 LSR[5]置为有效。

    "- 4800bps 速率或在中断后等待500ns"

    听起来、如果您能够看到 LSR 更新位5 (500ns 后)、则 LSR 寄存器更新时序似乎与首先发出的中断相关。 (我需要进行测试以确认是否正确)。 基于这一点、客户能否在读取 LSR 寄存器之前等待500ns、或者将代码建立在依赖中断而非 LSR 的基础上?

    "或使用 TL16C752B 器件"

    我记得一位设计工程师说、器件 B 版和 D 版之间的时序不同。 当 C 版本是从752制成时、B 与 C 之间的差异必须与输入时钟从同步变为异步有关。 D 版本可能借用了 C 版本中的一些 IP、这可能是器件 B 和 D 版本之间更新寄存器时存在差异的原因。

    -Bobby