[参考译文] DS280DF810：如何通过输入数据？

您好！

• 您尝试以何种数据速率运行？
• 什么是重定时器输入通道和输出通道插入损耗？
• 相关内容："但我的环境不能正常工作"
  
  • 您能否对这意味着什么提供更多的澄清？ 您是否能够看到重定时器数据输出？

在首次查看 CDR 旁路的重定时器脚本时、该脚本看起来很合理。 下面有两条评论。

1. EQ 设置是否最佳取决于系统中的重定时器输入通道插入损耗
2. 凭经验、TI 通常会通过 eq_hi_gain=1和 VGA_SEL_gain=0观察到最佳性能

此致、

Rodrigo Natal

HSSC 应用工程师

罗德里戈、您好！

感谢您的回复。

• 您尝试以何种数据速率运行？

->现在我输入10Gbps 信号是因为到目前为止高速图形发生器的速率不超过20Gbps。

  我知道该器件只能接收超过20Gbps 的数据、因此我正在尝试使用 RAW 模式。

  稍后、我将把我的仪器更改为25Gbps。

• 什么是重定时器输入通道和输出通道插入损耗？

  ->插入损耗不应成为问题。

    PCB 上的输入/输出迹线非常短。

    无论如何、我将检查输入跟踪的 S11。

• 相关内容："但我的环境不能正常工作"
  
  • 您能否对这意味着什么提供更多的澄清？ 您是否能够看到重定时器数据输出？

  ->否，输出信号看起来是固定的(由于交流耦合，我不知道高电平或低电平)。

    我可以看到噪声非常小。

1. EQ 设置是否最佳取决于系统中的重定时器输入通道插入损耗
2. 凭经验、TI 通常会通过 eq_hi_gain=1和 VGA_SEL_gain=0观察到最佳性能

->您是指寄存器0x13[5]和0x8e[0]？

  我将尝试更改它们。

如果您有建议或建议、请告诉我。

是否可以通过设置通道寄存器0x14[7]=1、并检查是否能够在启用 CDR 旁路的情况下观察数据输出、来尝试强制在有问题的重定时器通道上置位信号检测？

罗德里戈、您好！

我的更新在这里。

1.输入/输出走线看起来不错

2. EQ 和 VGA 增益没有影响

写入0x14[1]=1也不起作用、如果 信号被应用到 Rx 或不被应用到该寄存器、那么该寄存器可以正确遵循

4. CDR 多路复用模式改变了输出噪声(静音或原始)

  ->0x1E[7：5]=0x7 (静音)是干净的

    0x1E[7：5]=0x0 (原始模式)是一个噪声位

    0x1E[7：5]=0x1~6 (未定义)是如此高的噪声

    它们是否意味着多路复用器和驱动器能够正常工作？

我怀疑 FIR 不正确、但我想知道 FIR 的设置是正确的。

现在只有主光标启用(0x3D = 0x1a)、因为前/后光标由于没有恢复时钟而无法工作。

你可以告诉我吗？

我不理解您的结果。 如果您向重定时器输入10G 信号、则在 CDR 旁路模式下运行时、如果您已正确设置重定时器输出、则应能够观察到该信号。 当重定时器设置为旁路模式时、FIR 设置不应起作用。 当 CDR 旁路模式启用时、重定时器以固定输出振幅运行、前体和后体 EQ 功能不执行任何操作。

您如何实现重定时器？ 您使用的是 TI 评估板还是某些系统应用板？ 如果使用 TI 评估板、我建议使用 TI SigCon Architect GUI、该 GUI 可通过 TI.com 下载。

罗德里戈

好的、我误解了 FIR 行为、因为 TX FIR 是多路复用器的下一级。

我使用的是我们自己的板、而不是 TI 评估板。

我重新确认了布局的引脚分配、它是正确的(我认为这应该是可以的、因为 sigdet 工作正常、噪声被 mux 设置改变)

对于低于10Gbps 的数据速率、CDR 能否正确锁定？ 如果是、我将尝试重定时器模式。

此外、如果您有任何控制序列作为参考、您能否与我分享？

好的、我将尝试四分之一速率模式。

我参考 的是 DS2x0DFxx0_SNLU182E_Programrs_Guide_Confidential_20180814_APL.pdf。

您是指本文档吗？

罗德里戈、您好！

很抱歉我迟到了。

我的原始序列引用了 SNLU182E_Programrs_Guide 中的表79、但无效。

让我总结一下目前的情况。

1.加电时可以观察到10MHz 时钟

=>输出连接良好(至少低频信号可以通过)

2.当信号应用于输入端口时，SIGDET 寄存器(0x01[7])可置位

=>输入连接也很好

切换 DRV_PD 寄存器(0x15[3])和 SEL_DATA_PRELCK (0x1E[7：5])只会暂时影响输出信号

=>通道选择良好

4、即使 SD_ENABLE (0x95[7])= 1、输出仍然稳定(时钟信号被施加到输入端)

你有其他建议吗？

您说 FIR 函数在原始模式下不起作用、但它应该起作用、因为 FIR 决定了输出振幅、我认为。

(但即使我更改了 FIR 寄存器、我的器件也不会输出...)

谢谢、

罗德里戈、您好！

最后我找到了一些线索。

-要在 FIR 之前启用多路复用器、0x09[5]需要为0

程序员指南的表30中有一个排印错误

-要更改多路复用器，需要校准时钟

多路复用器设置完成后、时钟可以停止

现在、RAW 模式工作良好。

我仍在努力了解什么条件适合 CDR 锁定。

对于300Mbps 时钟模式、默认设置足以锁定。 但更高的数据速率不起作用。

如果您知道这种现象是合理的、请告诉我。