主题中讨论的其他器件:ALP
大家好、我尝试使测试模式正常、但有问题。 当我在 Analog Launch PAD 中选择图形发生器、将时序源设置为内部时、我可以通过示波器看到除 pclk 外所有并行输出信号都存在。
我检查了 AN-2198中显示的寄存器
寄存器0x65位3 = 0;(选择内部时钟)位2 = 0x01 (图形发生器创建其自己的时序)
寄存器0x39位1 = 1;(具有内部 PCLK 的模式生成器)。
是否有任何其他寄存器需要更改以打开 PCLK?
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
大家好、我尝试使测试模式正常、但有问题。 当我在 Analog Launch PAD 中选择图形发生器、将时序源设置为内部时、我可以通过示波器看到除 pclk 外所有并行输出信号都存在。
我检查了 AN-2198中显示的寄存器
寄存器0x65位3 = 0;(选择内部时钟)位2 = 0x01 (图形发生器创建其自己的时序)
寄存器0x39位1 = 1;(具有内部 PCLK 的模式生成器)。
是否有任何其他寄存器需要更改以打开 PCLK?
大家好、感谢大家提供有关原理图的建议。 在我们的定制板中、引脚 OEN 通过39k 下拉至 GND。 因此、我在寄存器0x02中设置6位(OENandOSS_SELOverride)、7位(LVCMOSOutputEnable)和位4 (OSSSelectto ControlOutputStateduringLockLowPeriod)。 一切都很好。 但奇怪的是、当 OEn 被下拉时、我看到了输出信号。