[参考译文] DS110DF111：有关 DS110DF111通道寄存器和信号锁定的问题

你(们)好

1)。 在正常自适应模式下、器件自动查找 VCO 1分频和2分频的最佳 CTLE 设置。 此 CTLE 设置保存在寄存器0x03和0x52中(有关详细信息、请注意数据表)。 对于4分频或8分频 、寄存器0x3A 用于 CTLE 设置。 例如、如果 VCO 以10G 速率运行、则如果传入数据速率为2.5G 或1.25G (VCO 分别除以4或除以8)、则器件会自动为 CTLE 设置使用寄存器0x3A 内容。 另一方面、如果数据速率为10G 或5G、则器件会自动查找最佳 CTLE 设置、该设置保存在寄存器0x03和0x52中。

2)。 当 TX 和 RX 都被锁定时、这意味着重定时器是透明的。 CTLE 块位于 CDR 块之前、如果 CTLE 设置不是最佳设置、则两个器件都可能被锁定、但可能会由于 CTLE 设置而出现位错误。 要检查 CTLE 设置是否最佳、您可以检查 HEO 和 VEO 值。 我们应该优化 CTLE 设置、以便我们可以具有大于0.4UI 的 HEO、并且 VEO 至少具有200mV 的电压。 请注意 HEO 和 VEO 详细信息的数据表。

3)。 当寄存器0x02状态寄存器的位4和位3被置位时、这意味着器件被锁定。 在锁定过程中、位3可能会关闭或打开、但当锁定完成时、位4和位3都被设置。 同样、当两个位4和3都被置位时、这意味着器件被锁定、我们应该确保满足此条件。

此致、Nasser

尊敬的 Lin：

请注意数据表中的寄存器0x0A[3：2]。 设置这些位、复位通道、这些位不会自清零。

此致、Nasser

尊敬的 Lin：

通常、如果 HEO 和 VEO 为0、则意味着 CDR 未锁定。 当 HEO/VEO 为零时、您可以多次读取寄存器0x02以确认器件未锁定或正在进入和退出锁定状态。

考虑到使用长迹线是可以的、您会发现短迹线存在此问题、可能存在一些过度均衡。 在您的 FPGA 或驱动 DS110DF111输入的信号源上、您能否减小振幅并关闭任何去加重功能？ 这是否解决了问题？

此致、Nasser

尊敬的 Lin：

根据您的观察结果、似乎存在信号、但器件无法锁定到该信号。 请注意、只要信号通常为20mVp-p、信号检测就会激活。 有效信号具有20mVp-p 电平-这是有效信号的定义。

鉴于您之前的评论认为长迹线没有问题、您会发现这个问题仅涉及短迹线、而您最近的观察结果表明、似乎存在某种程度的过度均衡、导致器件无法锁定。  

在前面的帖子中、我们建议减少信号源振幅或去加重。 请查看此内容并告知我们。

此致、Nasser

尊敬的 Lin：

我不认为改变重定时器的去加重功能会有所帮助。 当然、您可以尝试此操作。  

请在 nasser.mohammadi@ti.com 上向我发送包含您公司电子邮件地址的电子邮件、以便我们可以更详细地讨论这一点。 现在、我将关闭此主题、并通过电子邮件获取更多信息。

此致、Nasser