[参考译文] SN65DSI86：FPGA + MC20902解决方案问题

您好！

同意 eDP 侧看起来正常、因为色条现在工作。  

您是否先清除了寄存器0xF0处的错误、然后再次读取该寄存器？ 我想确保报告的错误是真实的错误。 如果错误确实存在、则表示 DSI 接口上存在潜在的信号完整性问题。

对于示波器、请确保设置和保持时序符合 DSI86数据表中列出的要求。

您还可以尝试更改寄存器0x11处的 RX 均衡器、看看它是否有用。

谢谢

David

大家好、David、感谢您的回复。

[引用用户="David (ASIC) Liu "]您是否先清除了寄存器0xF0中的错误，然后又重新读取了寄存器？

是的、我清除了0xf8寄存器上的错误、下次读取后错误0x3再次出现

[引用 USER="David (ASIC) Liu ]这表示 DSI 接口上存在潜在的信号完整性问题[/引用]

什么类型的完整性问题？ 从 MC20902桥到 DSI86的 PCB 通道上的长度为几英寸(大约为1.0-1.5英寸)、信号波形中没有异常情况。 但可能我违反了时间限制。

[引用 USER="David (ASIC) Liu ]您还可以尝试更改寄存器0x11处的 RX 均衡器、看看它是否有用。[/引用]

这没有任何影响

我尝试跳过将寄存器0x12的值设置为100、重启后看到99、这意味着 DSI86正确检测到了频率值、但仍然无法识别数据。

请看一下我的波形 SOT 序列、它是正确的吗？

黄色- hs 时钟

蓝色- hs 正数据

在不久的将来、当我们使用带宽更宽的示波器时、我们将能够更准确地检查信号。

您好！

 有关时序定义、请参阅图4 DSI HS 模式接收器时序定义。 Tsetup 和 Thold 时序都必须最小为0.2UI。

如果时序正确、您能否检查 MC20902是否正在发送 DSI86支持的命令？ 第 8.4.4.2节列出了 DSI 支持的数据类型、DSI86将忽略所有其他不支持的数据类型。

谢谢

David

[引述 USER="David (ASIC) Liu ] 请参阅图4 DSI HS 模式接收器时序定义、了解时序定义。 Tsetup 和 Thold 时序都必须至少为0.2UI。[/QUERQ]

如何在 MIPI D-PHY 规格方面找到其他参数、例如 TCLK-SETTLE、THS-SETTLE 等？  它们未列在数据表中。 您是否有关于 DSI86时序要求的更多信息？

我需要知道 我必须在 DSI 发送器中提供哪些 ths-prepare/ths-zero/ths-settle 时序间隔  

DSI86将遵循 MIPI D-PHY 规范时序要求、并忽略任何数据通道 HS 转换、仅在最大 ths-settle 后响应 HS 转换。 最重要的时序是设置和保持时序要求、以确保将数据正确计时到 DSI86。

谢谢

David  

David，我用宽带宽示波器检查了 DSI 通道的设置/保持时间，它大约等于300+ps，并满足 DSI86的0.2UI (200PS@500MHz)要求。

你有什么想法吗？

我能否在 TI 测试寄存器页面中看到 DSI86实际接收到的数据？

切换到 hs 模式时、我有一个小的瞬态尖峰、它是否会产生负面影响？

DSI86内部不提供接收到的数据。 您能否查看 MC20902是否正在发送 DSI86支持的命令？  

谢谢

David

MC20902是简单的电压转换器/多路复用器、不执行任何逻辑功能。 FPGA 生成的所有数据包、我在 FPGA 设计中检查了这些数据包、但我没有低估 DSI86无法接收同步序列0xB8的原因

如果我只发送一个短数据包，dsi86是否可以接受它？ 然后、我将检查错误寄存器中是否存在 SOT 错误

您可以使用带2个参数的通用短写来写入 SN65DSI86 CFR 寄存器。 第一个参数是 CFR Address、第二个参数是要写入第一个参数指向的地址的数据。  

谢谢

David

谢谢、好主意、几天后我会尝试并报告结果

非常感谢、David、这篇文章为我提供了很多帮助。 我在同步序列中发现错误。 在我完全调试视频流之前、我不想关闭此主题

大家好、整个团队

我更正了我的同步序列、并且寄存器 F0中没有更多错误、但 我有一个关于 SN65DSI86的 DSI 侧的问题。

寄存器 F6 - 0x40中出现错误(LOW_OW_DP_SYNC_LOCK_ERR)。

我将 GPIO2和 GPIO3引脚分别配置为输出 VSYNC 和 HSYNC、我在示波器上看到这些脉冲是正确生成的。

我的 DSI86现在由一个外部27MHz 时钟计时。 流的 DSI 频率为500MHz。

请帮助我找出与 DisplayPort 同步发生器不同步的原因、我需要在 DSI 流中调整什么？

UPD：

我发现 GPIO3 (HSYNC)引脚仅包含垂直消隐周期(DE 处于非活动状态时)中的脉冲(32个脉冲)。

我是否正确理解我应该在活动视频期间看到脉冲？

您好！

请从0x20到0x3A 检查 DSI86的视频寄存器，以确保 DSI86寄存器中的视频时序编程与 DSI 接口上接收到的时序相匹配。

谢谢

David