[参考译文] DP83867CS：MDIO 信号的状态

您好、Lee、

MDIO 电平应该是 VDDIO 电平、这是什么 MDC 时钟频率？

您能否分享以下内容：

读取操作期间的波形快照(读取任何 phy 寄存器、以查看这是有效信号还是只是噪声)。

2. MDC 波形的快照。(确认由控制器驱动的电平)。附加快照1。

请围绕 phy 共享原理图的快照。

是0x00是有效地址。

--

此致、

Vikram

这是 PHY 地址0原理图。 我将努力获取波形。

谢谢、

Lee

e2e.ti.com/.../PHY-0.pdf

在第一个波形中、这是在加电或复位之后。 MDC 为低电平、因为 PHY 中有下拉电阻。 MDIO 按预期上拉至+2.5V。 此时、MAC 将 MDIO 驱动为低电平、在空闲状态下、MDC 驱动为高电平之后不久、MAC 就会驱动为低电平。 这对我来说很好、它表明 MDIO 可以上拉至+2.5V。

在下一个捕获中、我在 MDIO 上触发、但看看高电平状态、它大约为600mV。 它看起来是一个有效的命令、但它太低了、以至于任何 PHY 都无法注意到它。 此时 U-boot 正在访问 MAC/PHY。 此时、MAC 应该控制 MDIO、因为它是一条命令、但似乎一个或多个 PHY 处于同样驱动它的状态(低电平)。

您好、Lee、

在 PHY 端、MDIO 应该为高阻态、直到 PHY 必须在线路上放置一些数据(即、当您尝试从 PHY 读取某些寄存器时、PHY 会在 MDIO 线路上转储数据)。 因此、在快照中捕获的现象极不可能是由于 PHY 的 MDIO 控制、因为 MAC 正在驱动这些信号。

我在共享的原理图中看不到 MDIO 上的上拉电阻器。 它在其他地方吗？ 我们将需要它。

--

此致、

Vikram