[参考译文] DP83822I：25MHz 时钟要求

您好、Gerome、

请向我说明...
这是否意味着在 DP83822使用单端 CMOS 时钟时、需要在 XI 引脚(引脚23)上添加一个外部电容器？
它在数据表中似乎是错误的？

召回：
1) 1)直流 CHARACTERIZITCS 部分中列出的输入电容列出了5pF
2) 2) GbE PHY (DP83867)或 CDCE6214等时钟发生器中的25MHz 基准输入(单端)不需要负载电容。
3) 3) 这 篇 E2E 文章 讨论了另一个器件的类似主题-"负载电容"要求似乎是错误的。

如果 我们在 XI 引脚上需要一个外部电容器、您能否仔细检查设计、这会严重影响 CMOS 振荡器输出波形的 TR/TF、并使查找合适的25MHz 时钟变得非常困难。

您好、Gerome、

我已将用例设置为如下。 具体来说...
1) 1)生成3.3V 电压并提供给 VDDIO
2) 2)在3.3V 电源轨上电后、它为 LDO 供电以生成2.5V 电压
3) 3)该2.5V 电压会同时传输到 AVDD 和时钟；因此它们会同时接收功率
4) 4)时钟数据表保证它将在2.5V 电源轨斜升的10[ms]内加电。

在本用例中、是否需要表7-7和图7-2中描述的"不稳定"XI 时钟的时序？

基本上、如果时钟在  AVDD 之后启动、则需要根据降频时序切换复位、对吧？
如果是、那么由于器件在所有上电/时钟启动期间保持复位状态、XI 上额外15~30pF 负载电容的建议消失了吗？

LVCMOS 时钟是针对特定负载电容下的 TR/TF 而设计的。 CL = 5pF 是典型值。
为了支持此 DP83822要求、TR/TF 要求和时钟的 CL 测量能力需要满足哪些要求？

您好 Darren、

在这种情况下、电容器不是必需的、但需要复位。

此致、

Gerome

您好、Gerome、

明白。

仅为清楚起见：
DP83822为 XI/XO 引脚提供了0.8pF 的典型输入电容。
您可以确认 MAX 值吗？
(此"负载电容"是确保所选时钟满足 TR/TF 要求的主要设计点)

您好、Gerome、

快速跟进。 COUT 值(5pF 典型值)指的是什么？
它是 TX_CLK 和 GPIO1等引脚的输出电容吗？

或者、这些引脚可以承受多大的负载电容、并且输出电压仍在数据表规格范围内？

此致、
Darren

Darren、

这是输出引脚的输出电容。

此致、

Gerome