This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/interface-group/interface/f/interface-forum/927090/tir1000-external-clock-timing-requirement
各位专家、您好！
Akashi-San、您好！
16X 时钟输入的频率最高可为2MHz。 本地时钟和串行波特率之间允许的频率变化程度不是针对该器件进行表征、因为它更多地是与 UART 数据频带相关的系统级问题。 在解码器级别、频率不匹配或抖动可能会导致串行位值的短期误解。 数据表的图6显示了这方面的一个示例。 通常、如果 UART 在预期位周期的中心进行采样、则可以容忍这些短时毛刺脉冲。
此致、 最大
尊敬的 Max-San：
没错。 标称输出上升/下降时间在开关特性表中指定、但没有为输入上升/下降时间定义限制。
最大
