This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DP83867IR:10/100/1000M 自适应

Guru**** 2768365 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/924258/dp83867ir-10-100-1000m-self-adaption

器件型号:DP83867IR

大家好、

根据 GMII 和 MII 的比较:

1000M 模式和10M/100M 模式之间的差异是 Tx_CLK 使用25M (PHY 输出)或125M (MAC 输出)。 但 GMII 接口在 MAC 侧(FPGA)输入引脚上只有一个 TX_ CLK。 如下图所示:

客户希望使用 GMII 接口、因此客户的想法是读取以下寄存器以调整当前数据速率、然后配置 FPGA MAC 时钟。

他们想知道这个想法是否正确? 如果不正确、如何实现10/100/1000M 自适应?

非常感谢!

此致、

罗克苏

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Rock:

    您能解释一下自我适应的含义吗? 我不确定我是否理解这一术语。  

    您的 FPGA 上是否有办法将 TX_CLK 重新配置为输出?

    谢谢、

    Cecilia