请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：SN65LVDT2 大家好、
但愿你一切顺利。 我对 SN65LVDT2DBVT 有疑问。 收发器用于 差分输入时钟为125MHz、3.3 LVCMOS 信号的电流设计。 该收发器的 VCC 也为3.3V。 输出 LVTTL 信号 以2.5V 逻辑电平为器 件馈送电压、最大输入电压为2.8V。它似乎适用于上一代设计、但在理论上似乎不应如此。
此设计的下一代最佳解决方案是什么：
最好的方法是使用2.5V 电源为收发器供电、可能是2.7V 电源、以确保输出 TTL 信号处于所需的电压电平。 输入时钟是否需要电平转换器？ 我假设它不符合收发器上的最小输入电压。
2.对输出进行电平位移是否更有意义。
在查看数据表后、似乎选项1是可行的。 请确认。
谢谢、
John Garrett
TI-AFA
