请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TUSB3410 大家好、我对 USB 转串行接口的 USB 总线布局有一些疑问。
我必须使用 TUSB3410重新设计电路板、电路板是为不同的芯片而生的、因此我无法更改 PCB 尺寸。
电路板为 TUSB3410 、长度约为2英寸、然后连接到主 PCB、再连接2英寸至4端口 USB 集线器。
1)看一下 TI 应用手册(我不记得是哪一个)、据说我必须保持从 USB 线(+或-)到其他信号线的3W 距离。 与时钟线的距离为5W。 (对于 USB、W 是轨迹宽度)。
我是否必须与所有设备保持3W 的距离(因此也与接地层保持同样的距离)或仅与信号保持3W 的距离不清楚。
2) 2)我正在使用 USB 2.0、因此我不需要超高速度：标称 USB 总线阻抗为90欧姆、通常容差为15%。
我知道、如果阻抗不匹配、我会得到反射、但这对于 USB 2.0而言是否如此重要？ 我的意思是、对于4英寸(可以、它会稍微短一点)的总线长度、对于 USB 转串行线、最大比特率为115200、我可以使用更大的容差吗？
谢谢。
