• 状态 Resolved
  • 已锁定 已锁定
  • 回复 4 回复
  • 订户 0 订户
  • 视图 203 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DP83825I：序列有问题

admin
Guru**** 2943430 points
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/799868/dp83825i-question-for-the-sequence

器件型号：DP83825I

大家好、团队、

我对该序列有几个问题。

-请告诉我电源端子 VDDA3V3 (引脚6)和 VDDIO (引脚19)规格的上升/下降时间。
-请告诉我 VDDA3V3 (引脚6)和 VDDIO (引脚19)的上升/下降顺序。
-请告诉我自举引脚配置序列。 我的意思是、我们需要知道自举配置何时是固定的。

此致、
Satoshi Yone

  • 0
    TI__Guru**** 2943430 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    你好，Satosi-San，

    1) 1)我将返回到这里。
    2) 2)无定序限制。 它们应以50ms 的频率斜升
    3) 3)设置配置在发生3个事件时被锁存：
    a)在器件复位结束之前的上电状态
    b)在硬件复位时使用 RST_N 引脚
    c)使用寄存器配置进行硬件复位。

    此致、
    GET
  • 0
    TI__Guru**** 2943430 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    你好，Satosi-San，

    对于第一个问题、AVDD 和 VDDIO 都应在500us 和40ms 的时间范围内斜升。 VDDIO 和 AVDD 之间无需排序。

    此致、
    GET
  • 0
    TI__Guru**** 2943430 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    谢谢！！！！
  • 0
    TI__Guru**** 2943430 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好！

    我要关闭此主题。 如果您需要进一步的帮助、请打开新主题并提供此主题的参考。

    此致、
    GET