This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DP159RGZEVM:需要 DP159命令的详细信息

Guru**** 1646690 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/797727/dp159rgzevm-required-details-of-dp159-commands

器件型号:DP159RGZEVM

大家好、

SLLA358在 4个初始加电配置中显示以下命令。

{0x0D, 0x02},//选择 LN0作为时钟。

这到底意味着什么? 它是否从 LN0恢复 DP 接收器时钟?

如果通道0未连接、那么我们是否需要在此处进行任何更改?

连接详细信息:DP RX 连接器通道0 > IN_D0和 DP RX 连接器通道1 > IN_D1

同样, 对于{0x30,0xE0},//禁用除通道0以外的接收器

请告诉我通道0在本例中是例外的原因。 我们是否需要对上述连接执行此指令中的任何更改?

此致、

Bhushan

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Bhushan

    第1页0x0Dh、位[1:0]是时钟通道选择。 这两个位在通道0或通道3之间选择作为时钟通道。
    0–通道3是时钟通道
    1–通道0是时钟通道

    第1页0x30h 是接收控制寄存器。 位[7:4]为 RX 模拟块加电/断电、位[3:0]禁用/启用接收器通道。

    谢谢
    David
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    尊敬的 David:

    您是否意味着 DP159的 AUX_SRC 输出仅从通道0或通道3生成?
    在这种情况下、我仍然不清楚时钟术语;根据 DP 规范、"所有通道都承载数据。 没有专用的时钟通道。"

    对于第1页0x30h 接收控制寄存器;我想知道为什么通道0被免除。

    提前感谢您。

    此致、
    Bhushan
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Bhushan

    正确的方法是、对于 DP、所有通道都承载数据、并且没有专用时钟通道。 在这种情况下、时钟是从通道0或通道3数据中恢复的时钟。

    DP159应用手册与 Xilinx FPGA 设计相关联。 Xilinx FPGA 的逻辑需要一个时钟。 因此、首先启用通道0、以便为 FPGA 提供时钟。

    谢谢
    David
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Bhushan

    我在之前的响应中犯了错误、要在通道0和通道3之间进行选择的位是

    页1 0x0Eh、位1
    0–通道3是时钟通道
    1–通道0是时钟通道

    谢谢
    David
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    感谢 Bhushan 提供的信息。
    您能否澄清通道0是否对应于 DP159的 IN_D0引脚、通道1对应于 IN_D1、通道2对应于 IN_D2、通道3对应于 IN_CLK。

    谢谢、
    少治·NM