[参考译文] PCA9306：有关 LDO 和功能块的设计讨论

您好、Lynn、

您可以在此处看到 VREF1和 VREF2之间的内部 FET 图：

https://e2e.ti.com/support/interface/f/138/t/699627

正确连接到器件后、RDS (ON)将是动态的并进行设置、以便 EN 引脚上存在大约 VREF1 + 0.6V 的偏置电压。  然后、IDS 电流为 VREF2 - VEN/200kOhm、在本例中为4.5uA。

不过、在该原理图中、VREF2引脚可能直接短接至3.3V。  请仔细检查一下吗？  VREF2应该被连接至 EN 并且两个引脚应该通过一个200k Ω 电阻连接至2侧上拉电压。  200千欧电阻对于限制流过器件的电流非常重要。

最大

尊敬的 Max：

我是 Wiwynn RD Dennis。 我们的原始设计是直接短接至3.3V 的 VREF2引脚、我们从 VREF1引脚测得的电压为2.2V。 但我们的 VREF1连接到1.8V LDO 输出。

因此、我们在 VREF2/EN 引脚和3.3V (P3V3_DPB)之间添加了200k、Lynn 提供了上述测量结果。

我们只想知道我们是否应该为应用使用100K 欧姆的下拉电阻？

因为我们已经开始返工、并在星期三之前向客户提供所有 PCBA。

请帮助检查100K 下拉电阻器是否可用、因为300K 仍然不能满足我们的1.8V 标准。

谢谢。

尊敬的 Max：

感谢您的回复。 我们的 VREF2和 EN 引脚通过200K 连接到 P3V3_DPB。 电路返工后、1.8V 电源轨(VREF1)正常输出(改回1.8V)、我们现在看不到任何其他问题。 如果出现任何其他问题、我们将通知您。

尊敬的 Max：

在验证测试期间、我们发现 P3V3侧在开机条件下处于 M.2 SSD 初始状态时将处于低电平。

因此、我们在 VREF2+EN 和 GND 之间添加了0.47uF 电容、与 PCA9306数据表中的图17相同。

那么我们可以解决这个问题。

您是否对此电容设计有任何建议、因为我们找到了您的数据表9.2.2.1说明"建议使用100pF 电容器。

如果对我们的0.47uF 设计有任何疑问、请提供建议。