This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/interface-group/interface/f/interface-forum/835055/ds90lv004-cold-sparing-or-partial-power-conditions
我们有一种设置，在这种情况下，此部件可能会断电，而驱动它的 FPGA 则可能会通电。 在这种情况下、是否有任何有关这是否会导致电路板 VCC 平面上电的信息？ 我们在没有数字控制的跳线上有使能线。
它只有一个 Vcc 引脚、您能否发送原理图？
在本例中、我想它实际上是 VDD。 我无法发送原理图、但实际上没有任何内容。 不同电路板上的 FPGA 驱动到该部件、该部件通过硬接线使能引脚接地。 在每个方向上有5个。 它们由不同的电源供电、因此在 FPGA 发送数据时可能会关闭。
Jenni、
数据表中没有关于当 VDD = 0伏时的 IIN 的直接规格。 此外 、绝对最大输入规格为 VDD + 0.3V。 如果输入在器件 VDD = 0伏时由 LVDS 信号驱动、则违反此规格。
电路板很可能会通过 DS90LV004输入二极管开始加电至 VDD。
此致、
Lee
