我有一个多分支 M-LVDS 网络、原型设计为4层电路板、其中每个节点都有一个时钟收发器和一个数据收发器。 传输线路为 CAT 5e、每端端接100欧姆 节点之间的双绞线布线长度约为7英寸。 网络每端的两个节点连接到微控制器、总共有四个微控制器。 每个微控制器都有一个仅 SPI 主设备驱动程序、该驱动程序连接到发送器 MLVDS IC、每个 IC 一个用于时钟和数据、每个微控制器都有一个仅 SPI 从设备接收器、该接收器连接到 MLVDS 接收器。 当时钟为80MHz (12.5ns 位时间)时、我看到数据的延迟比时钟长、差分侧为6ns、与时钟相比、从单端发送信号到接收单端信号的延迟为2ns。 双绞线之间由于每英尺的不同扭曲而产生的长度差异(21与32)不考虑6ns 延迟、因为它仅=。 我希望时钟和数据信号上会出现类似的延迟。 结果是由于数据移位一个位时间而导致大量 CRC 错误。 您是否有任何想法、为什么会发生这种情况以及如何防止这种情况?