This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN65MLVD200A:为什么使用10.5ft 的100 Ω 双绞线和19个收发器时、差分 MLVDS 信号的端到端延迟为6ns?

Guru**** 2374090 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/841221/sn65mlvd200a-why-do-i-see-6ns-end-to-end-delay-on-differential-mlvds-signals-with-10-5ft-of-100-ohm-twisted-pair-and-19-transceivers

器件型号:SN65MLVD200A

我有一个多分支 M-LVDS 网络、原型设计为4层电路板、其中每个节点都有一个时钟收发器和一个数据收发器。 传输线路为 CAT 5e、每端端接100欧姆 节点之间的双绞线布线长度约为7英寸。 网络每端的两个节点连接到微控制器、总共有四个微控制器。 每个微控制器都有一个仅 SPI 主设备驱动程序、该驱动程序连接到发送器 MLVDS IC、每个 IC 一个用于时钟和数据、每个微控制器都有一个仅 SPI 从设备接收器、该接收器连接到 MLVDS 接收器。 当时钟为80MHz (12.5ns 位时间)时、我看到数据的延迟比时钟长、差分侧为6ns、与时钟相比、从单端发送信号到接收单端信号的延迟为2ns。 双绞线之间由于每英尺的不同扭曲而产生的长度差异(21与32)不考虑6ns 延迟、因为它仅=。 我希望时钟和数据信号上会出现类似的延迟。 结果是由于数据移位一个位时间而导致大量 CRC 错误。 您是否有任何想法、为什么会发生这种情况以及如何防止这种情况?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您能否提供方框图?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    e2e.ti.com/.../M_2D00_LVDS-TEST-PLATFORM-BLOCK-DIAGRAM.pdf

    我上传了一个方框图。 提交此报告后、对两端的收发器板进行了返工以交换 CLK 和数据。 时钟和数据的延迟现在为27ns。 我怀疑是冷焊点。 您认为这是 M-LVDS 技术的有效实现吗?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    肯特、您好!

    您的方框图看起来与数据表第10.2节中的配置类似、因此它应该是有效的实现方式。

    此致、

    I.K.