This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DS110DF111:查看原理图

Guru**** 2538960 points
Other Parts Discussed in Thread: DS110DF111

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/840999/ds110df111-check-the-schematic-diagram

器件型号:DS110DF111

降级器、

我们希望使用 DS110DF111连接 CPU 的 XFI 接口、然后转换为10G、SFP+、双通道、Pls 帮助检查 原理图、并为我们提供 有关原理图和布局的建议。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    我查看了原理图、没有发现任何问题。

    已检查并正常

    • VDD 去耦
    • ADDR 引脚搭接选项
    • LPF 外部组件
    • 假设存在 REF_CLK_IN -> 25MHz 基准时钟信号
    • 高速输入和输出上的交流耦合
    • EN_SMB 在 SMBus 受控模式下正常运行时被拉高
    • 针对 SMBus 从模式、READ_EN_N 被拉至低电平

    因此、

    Rodrigo Natal

    HSSC 应用工程师

     

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    对高速信号交流耦合进行一次校正:

    • SFP+模块通常采用交流耦合电容器。 因此、此处的重定时器 I/O 交流耦合电容器可能是冗余的
    • TI 建议在其 Tx 输出上使用交流耦合电容器。 OUTA 未显示交流耦合电容器。 如果下游 SerDes Rx 没有集成的交流耦合、客户应为此输出信号实施交流耦合电容

    因此、

    罗德里戈