尊敬的团队:
我的客户在 LVDS 总线上使用 DS91C176、当他们在 LVDS 总线上使用五个 DS91C176时、5号 DS91C176处的 V_AB 波形显示 了较大的上升时间、 这可能是由多点引入的较大 CL 引起的。
那么、我想知道在一条 LVDS 总线上可以使用多少 DS91C176点?
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好!
LVDS 总线专为点对点操作而设计-一个驱动器和一个接收器。 在 LVDS 总线上放置多个器件通常会导致器件和互连的附加电容的上升/下降时间更长。 在许多情况下、只要速度较低、较长的上升时间就不是问题。
总线上的最大可能总线速度与 LVDS I/O 的数量之间通常有直接关系。 向总线添加 LVDS 器件将降低总线上的最大可能速度。
MLVDS 类似于 LVDS、专为多器件互连而设计。 这些互连可以在单个总线上具有十多个 MLVDS 器件。
此致、
Lee