This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DS25CP102:芯片内下拉

Guru**** 2517020 points
Other Parts Discussed in Thread: DS25CP102

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/838690/ds25cp102-in-chip-pulldown

器件型号:DS25CP102

大家好、

我收到了以下请求:

我的客户正在使用2个 ds25cp102  、他们希望能够以所有可能的方式对其进行配置、即使在均衡和预加重方面也是如此。
为了减小组件的尺寸、它们需要使用芯片中的下拉电阻器、方法是将跳线放在外部朝向 VCC

如果它们将引脚配置为"1"、但下拉电阻为20k、 则如果引脚保持开路、则恐怕20k Ω 会很弱!

您能评论一下吗?

此致、

Fabio

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Fabio、

    内部下拉电阻足够强大、如果引脚与其他电压或电流源保持"开路"状态、则可保证有效的低电平状态。  外部上拉电阻器的大小应适当、以克服20K 下拉电流、并导致 VIH 电平> 2.0V。  理想情况下、我们建议对上拉电阻器使用1K-2K 值

    此致、

    Lee