[参考译文] TCA9517：TCA9517 IBS 模型和下降时间问题

"我从 TI 网站获得了 IBS 模型来运行 SigXP 仿真。 但是、没有适用于 A 侧1.8V 电压的模型。 如果我使用 SXA_0p9或 SXA_3p3模型、结果是否合理？ 如果不是、我应该怎么做？"

0.9V 时的 VccA 与1.8V 时的 VccA 之间的主要差异是 VIL/VIH 电平。 VccB 控制两个通道到 NFET 的偏置。 我想、如果您在0.9V 电压下使用 VccA、您将不会看到任何巨大的差异。

"不知怎么说、我们的测量结果表明、下降时间比规格短得多。 1.8/5.5*20=6.55nsec。 我们的测量结果显示、TCA9517DGKR A 侧的下降时间大约为0.7 ns。 这通常会导致任何问题吗？"

除了潜在的串扰之外、我几乎从未见过快速下降时间的问题。 由于下降时间较短、您不应看到 I2C 从器件出现任何问题。

"我们为什么需要满足 I2C 的最小下降时间规格？"

我认为这是旧版 I2C 器件的一个问题、因为 SDA/SCL 线路的输入级具有施密特触发器、如果下降时间非常短、可能会变得不稳定。 我以前从未将这视为当今 I2C 从设备的问题。

"现在、我的 SigXP 仿真也看不到上升时间的斜率。 上升和下降时间都很短。 我不确定这是不是由于接收器侧(TCA9517DGKR A 侧)没有正确的型号导致的？ FPGA Arria 10使用50Ohm 片上电阻器以1.8V 电压驱动信号。"

您是否能够移除50欧姆电阻器？ 50欧姆电阻器可能会使电压升高、电压可能大于电压、因此器件可能无法识别低电平。 我需要看到您的波形是肯定的。

"有关详细信息、另请参阅随附的.docx 文件。

谢谢。(请访问该站点查看此文件)"

编辑：我在查看文档时遇到问题、请给我一些时间来解决此问题、然后我才能查看。

谢谢、

-Bobby

Bobby、

我在我的帖子中看到"TCA9517 Related inquire.DOCx"(除了"谢谢")。 我是否需要再次连接它？

Sheri

嘿、Sheri、

不、我认为问题出在我的计算机上。 在打开我的任何文字文件时、它遇到了问题。 我每天大部分时间都在开会、直到稍后才能重新启动我的计算机。 我可以重新启动计算机后、几个小时后、我会再返回给您。

很抱歉、您不方便、

-Bobby

Bobby、

我附上了一个 pdf。 您可以打开它吗？

谢谢你。

Sherie2e.ti.com/.../TCA9517-related-inquiry.pdf

嘿、Sheri、

我能够查看 PDF。 它看起来与原始问题类似、但包含了原理图。 原理图在我看来没问题、您可能希望在使能端包含一个外部上拉电阻器、因为内部上拉电阻器较弱、但出于仿真目的、这不应该成为问题。

由于50欧姆电阻器位于1.8V 侧、因此在'0.9V VccA'情况下、体积应大于器件 A 侧允许的 VIL。

如果您可以向我发送一张图片、说明您在这里看到的内容："现在、我的 SigXP 仿真也看不到上升时间的斜率。 上升和下降时间都很短。 我不确定这是不是由于接收器侧(TCA9517DGKR A 侧)没有正确的型号导致的？" 我可以确认这是问题所在。

-Bobby

Bobby、

请查找随附的包含仿真波形的 pdf、与测量结果进行比较。

时钟速率应为381.5KHz。 但我使用10MHz 进行了仿真。 我之前使用381.5KHz 进行了仿真。 但是、由于我需要进行精细的采样才能看到实际的边沿、因此需要花费更长的时间。 我记得边沿在381.5KHz 时仍然非常快。 请告诉我是否应该以较低的频率进行仿真。

我不确定为什么团队提供的测量结果显示1.5V 高电平、而不是1.8V。 我将对此进行检查。 如果测量结果为实值、则上升时间会更慢、如漏极开路 output.e2e.ti.com/.../PREF_5F00_TMP_5F00_CTRL_5F00_SCLA_5F00_S50-at-U49R-pin2.pdf

谢谢你。

谢尔庄

嘿、Sheri、

感谢您提供更多信息。 如果我们的器件生成这些上升时间(在仿真中)、仿真结果看起来不正确。 我们的器件无法将线路上拉为高电平、高电平由 SDA/SCL 线路上的外部上拉电阻器驱动、因此波形应类似于对电容器(寄生)充电的 RC。 您的真实波形显示了这一点、这对我来说是正确的。

"但我使用10MHz 进行了仿真。 我之前使用381.5KHz 进行了仿真。 但是、由于我需要进行精细的采样才能看到实际的边沿、因此需要花费更长的时间。 我记得边沿在381.5KHz 时仍然非常快。 请告诉我是否应该以较低的频率进行仿真。"

如果我们的器件驱动该边沿速率、仿真的上升时间太快、无法正确。 我们的器件不支持10MHz (最多只能脱离500kHz、但数据表规格为400kHz)。 在现实生活中、如果以10MHz 的频率运行、信号可能会在 B 侧锁存低电平(我猜是这样)。

"如果测量结果为实值、则上升时间比开漏输出慢"

这是正确的、由于 I2C 是一个开漏系统、并且我们的器件是一个开漏输出(NFET 驱动)、上升时间预计会更慢。 如果您的上拉电压为1.8V、则1.5V 看起来是错误的。

谢谢、

-Bobby

Bobby、

我以381.5KHz 运行仿真、同时反向运行、让 TI 转换器驱动 SCL。 实际上、这是通过 TI 转换器将4个温度传感器的数据发送回 FPGA。FPGA 接收 器采用18_rtio_R50_LV 模型三态。 TI 转换器使用了 SXA_0p9模型。

我现在确实在典型的快速波形中看到了缓慢上升时间。 在某种程度上、导通时典型波形中也存在高尖峰。 慢波形具有过高的尖峰(未绘制)。

FPGA 是否需要向温度传感器发送数据？ 在这种情况下、TI 转换器是接收器、它是我之前发送的波形、但频率非常高(10MHz)除外。

我们是否需要满足 NXP I2C 规范给出的最小下降时间？ 381.5KHz 下的仿真下降时间慢于测量值。

我附加了另一个包含波形的 pdf。

谢谢你。

Sheri

e2e.ti.com/.../PREF_5F00_TMP_5F00_CTRL_5F00_SCLA_5F00_S50-at-U49R-pin2_5F00_v1.pdf

"我确实看到了典型快速波形中的缓慢上升时间。 在某种程度上、导通时典型波形中也存在高尖峰。 慢波形具有过高的尖峰(未绘制)。"

您参考的第7页"sim 3"是否正确？ 该仿真似乎显示了由于快速上升/下降沿和电感器而引起的某种电感反冲事件。 可能存在串扰与 寄生电感混合？

" FPGA 是否需要向温度传感器发送数据？ 在这种情况下、TI 转换器是接收器、它是我之前发送的波形、但频率非常高(10MHz)除外。"

从技术上讲、传感器需要您发送 I2C 从地址、以便为您提供温度信息、因此 FPGA 需要驱动总线。 请记住、您的频率限制为400kHz、当 FPGA 驱动总线时、通信应处于漏极开路状态。

"我们是否需要满足 NXP I2C 规范规定的最短下降时间？ 381.5KHz 下的仿真下降时间比测量值慢。"

这取决于您是否希望/需要符合 I2C 标准。 大多数情况下(使用我们的器件)、如果您不需要符合 I2C 标准、则无需满足下降时间要求。 下降时间看起来有点慢、也许您的模型中的寄生电阻/电容可能会考虑更坏的情况并增加下降时间。

请记住、由于现实生活寄生效应 或建模软件中的限制、仿真和真实生活结果并不总是100%匹配。

-Bobby

Bobby、

是的、当 I2C 转换器打开以驱动线路时、第7页"sim 3"显示了高电压尖峰。  

我同意 FPGA 还需要向从器件发送地址。 我恢复381KHz 的仿真。 由于我使用的是 FPGA 的1.8V IO 模型、上升沿和下降沿仍然很快。 不确定 FPGA 如何在驱动线路时控制三态。

 由于 TCA9517DGKR 没有1.8V 模型、因此我使用的是0.9V 模型。 我了解该器件只需打开即可连接到 GND 以驱动线路。 但是、0.9V 模型是否可能导致任何差异？

谢谢你。 周末愉快！

Sheri