This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN65DSI83:CLK 偏置电压在 LVDS 输出之前是否可以设置为低电平?

Guru**** 2560390 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/863327/sn65dsi83-can-clk-bias-voltage-be-set-to-low-level-before-lvds-output

器件型号:SN65DSI83

大家好、

在测量屏幕的时序时、我们发现 IFET 的 LVDS 时钟和数据信号存在一些问题。 当 I83中没有信号输出时、偏置电压为1.2V 3.12S。 该偏置电压是否可以设置为 LVDS 输出之前的低电平?

请参阅下图了解情况。 因为此偏置电压将反向至屏幕的3V3、从而形成大约1V 的电压、这可能会影响屏幕的故障。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Amelie:

    没有方法可以降低偏置电压。 一旦器件被打开并且 EN 被置为有效、LVDS 输出将被偏置、这与典型 LVDS 驱动器相似。  

    此致、

    I.K.  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢!