This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] HD3SS3212:交流电容

Guru**** 2551870 points
Other Parts Discussed in Thread: HD3SS3212, TUSB542, HD3SS3220

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/810200/hd3ss3212-ac-cap

器件型号:HD3SS3212
主题中讨论的其他器件: TUSB542HD3SS3220

您好、Sirs、

很抱歉打扰你。

我们将 HD3SS3212用作 USB3.0 2:1 MUX、并添加4组交流耦合电容、如下红色箭头所示。

我们是否应该在蓝色箭头处添加交流耦合电容器?

如果我们使用 TUSB542替换 HD3SS3212、我们是否需要更改交流电容位置?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    您能否与多路复用器共享用于 CC 控制器的器件? 此部件是否复用 USB 3.0数据通道和 CC 线路(HD3SS3220)? 对于 HD3SS3212、交流耦合应尽可能靠近连接器(蓝色箭头)而不是靠近 USB 主机。 这允许主机偏置 HD3SS3212。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Sirs、

    感谢您的回复。

     我们具有多路复用器的 CC 控制器使用 Realtek RTS5451。

    我们知道 TI 有 HD3SS3220、但很遗憾、Realtek 是终端客户、我们无法对其进行更改。

    我们有两个关于交流电容器更换的想法。

    您能帮我们检查哪一个更适合我们吗?

    1、如昨天的图片所示。 如果我们在红色和蓝色两侧放置交流电容器、有风险吗?

    2.如下所示

    顺便说一下、最终原理图将选择 HD3SS3212或 TUSB542、那么 HD3SS3212和 TUSB542之间是否存在任何不同的拓扑?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    1.在 HD3SS3212的两侧放置交流耦合将需要您具有 某种外部偏置。 TUSB542需要在器件两侧进行交流耦合。 在两侧使用 HD3SS3212交流电容器时、可能会在 SS 线路上施加很小的等效电容、这违反了 USB 规范。

    HD3SS3212和 TUSB542采用不同的封装、需要不同的外部组件。 就高级系统拓扑而言、唯一的区别是交流耦合。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Sirs、

    您能否帮助查看随附的使用 TUSB542替换 HD3SS3212的原理图?     另外,请帮助我们查看 Cnfg 设置是否适用于驾驶强度?!

    原理图:

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    在回顾之前、客户是否计划将 HD3SS3212中的 TUSB542 "丢弃"(无原理图更改)?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Sirs、

    是的、我们将使用 TUSB542、而不是 HD3SS3212。

    谢谢!!

     

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    原理图正常。 Cnfg 引脚设置将取决于前置通道和后置通道的预期损耗。 您的前置通道和后置通道的预期损耗是多少?  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Sirs、

    感谢您的回复。

    根据我们的 EA 测量结果,USB3.0 V 摆幅约为65mV~80mV,其最小值应为100mV。

    在 type-c 主机模式下,我们可以使用 Intel PLEVT 工具将去加重级别从默认的65.1%调整到42.9%,然后测量出的 USB3.0 V 摆幅电平上升到109 mV,并通过测试。
    在 type-c 设备模式下,我们只有第一次测量结果,级别为65.1%,也失败了。

    如果我们希望 USB3.0 Swing 至少比115mV 高,我们应该如何设置这些 Cnfg 引脚?


    非常感谢。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Sirs、

    很抱歉推送、此问题是否有任何更新?

    谢谢!!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    应尝试 Cnfg_A2 =浮点和 Cnfg_B2 =浮点。 这会将传输输出摆幅设置为1.1V、并提供3.5dB 的 DE 至 Eh 输出信号。 TUSB542与连接器之间的距离是多少?  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    有更新吗?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Sirs、

    感谢您的回复。

    请参阅下图、了解 CONN 与转接驱动器之间的距离。  它们是闭合的、但位于不同的层(Top/BOT)上。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

     您是否尝试了 Cnfg_A2 =浮点和 Cnfg_B2 =浮点?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Sirs、

    感谢您的回复。

    您能帮您查看随附的文件 TUSB542原理图以了解 D 类 DP 端口新拓扑吗?

    请检查 TUSB542的交流耦合电容器放置是否良好。

     原理图:

    功能块:

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Shu-Cheng

     是否在 USB3_TC_TXP/N1和 USB3_TC_TXP/N2上有交流电容器?

    是否可以提供原理图、包括从 USB3380一直到 Type-C 连接器的完整数据路径、确保一切都正确?

    谢谢

    David

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Sirs、

    感谢您的回复。

    请参阅随附的文件作为我们的最终设计。 我们在 CPU 侧放置了0欧姆(0201),交流电容位于 TUSB542和 CONN 之间。

    您是否建议将0欧姆电阻替换为 CPU 侧的交流电容器?

    原理图:

    顺便说一下、这是我们设计的 USB Type-C 拓扑、供您参考。

    目前、我们在 TUSB542和 Type-C 连接器之前添加了交流耦合。

    请帮助再次检查。 欢迎提出任何建议。 谢谢!!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    TUSB542两侧都需要交流耦合、位于 HD3SS3212 --> TUSB542与 TUS542 -->连接器之间。 交流耦合电容应放置在原理图中。 在上述当前配置中、USB 主机和 HD3SS3212之间不需要交流电容。 TUSB542 Cnfg 引脚配置取决于系统中前置和后置通道的预期损耗。 如果您给我走线长度、我可能会为您提供更好的起点。 请记住、在此应用中、根据 HD3SS3212中选择的路径、Cnfg_x1引脚的最佳设置可能会有所不同。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    成林:

      有更新吗?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    此问题是否需要更多支持? 如果是、请提供相关详细信息、以便我进一步为您提供帮助。 现在、我将把这个线程标记为"TI 认为已解决"。 如果您已解决问题、请将解决方案发布到原始问题/发布给具有类似问题的其他人。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Sirs、

    感谢您的回复。

    更新了 U3拓扑的布线长度。 有一根2.5英寸内置电缆将 MB 连接到 IO BD。

    您能给我们一些关于 TUSB542配置设置的建议吗?

    谢谢!!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Sirs、

    很抱歉推送、这里有更新吗?

    谢谢!!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    请尝试以下设置。

    Cnfg_A1 =低电平、 Cnfg_B1 =低电平、 Cnfg_A2 =悬空、 Cnfg_A2 =悬空。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您是否尝试过上述设置?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Sirs、

    我们已经通过了针对具有 TUSB542的 DVT MB 的 USB3.1 gen1 5G 测试。

    感谢你的帮助。