[参考译文] TCA9617B：TCA9617A/B 上升时间

嗨、Terry、

' 如果上升时间太快(B 侧和100K 上拉电阻器)就会出现什么问题？'

该上升时间看起来不像100k 上拉电阻。 如果实际使用的是100k 上拉电阻、则很可能是您使用的器件使用的是上升时间加速器。

"作为波形、基座电压设置后会出现过冲。 如何消除它？"

这通常是由强上拉或低总线电容导致的。 通常、您要做的是使上拉电阻器更弱(值更大)或向总线添加一些电容。 不过、在这种情况下、似乎您使用的是具有上升时间加速器的器件。 如果是这样、则可能需要重新设计。

您能否提供 I2C 总线的方框图？ 您将哪种器件与上升时间加速器配合使用？

此外、您还包括了数据表中的图片上升时间。 但这仅显示给定负载条件下的预期上升时间：

这种信息取决于总线电容和上拉电阻器。 它不考虑上升时间加速器。

谢谢

-Bobby

您好、Bobby、

这是系统块。 I2C 主机位于 B 侧3.3V。 太棒了！

你(们)好

我对 TCA9617A 和 TCA9509D 有一些疑问。
正如 Terry 之前所说、我们首先使用 TCA9617A、并且存在干扰问题。
我们将器件更改为 TCA9509D、它可以解决干扰问题。

但还有一些其他问题需要解决。

(1)如 pico 1所示、黄色线为 SCL (B)、紫色线为 SDA (B)。
在第9个 clk 后有三角波、它是正常的吗？
我们认为 它不会影响下一个数据的读取。

(2)在这个三角波之后、下一个数据为高电平、这个数据的上升时间为563ns (标准为300ns)。
由于三角波、上升时间失败。 (如 pic2、pic3)
您对此有什么意见吗？

(3)我们发现每个 ACK 位上的下冲失败为 pico 4。
我们发现规格图片为 pic5、在 ACK 位上显示 SDA 将< 0V。
这是正常的吗？ 是否有这种下冲的标准？ 或者、我们计划添加 CAP 来微调此问题。

(4) TCA9617A 毛刺问题的根本原因是什么？ 为什么 TCA9509D 更好？

非常感谢。

e2e.ti.com/.../9509.7z

用户好、

"在第9个时钟之后有三角波、这是正常的吗？"

这个三角形意味着没有人控制总线、信号被上拉电阻器驱动为高电平。 信号被拉至低电平(可能由主器件拉低)、此时主器件再次控制总线。 这基本上是从器件释放总线到主器件控制总线之间的延迟。 我不认为这是一个问题、除非它违反了 I2C 标准定义的设置时序。

"(2)在这个三角波之后、下一个数据为高电平、这个数据的上升时间为563ns (标准为300ns)。
由于三角波、上升时间失败。 (如 pic2、pic3)
您对此有什么意见吗？"

这一侧的上拉强度太弱。 RC 常数会使上升时间变慢。 您需要增加上拉强度。

我确实看到2.9V 的奇怪上拉电阻、这是一个总线控制器、并将线路驱动为高电平、这是不应该允许的、因为 I2C 是一个开漏系统。 在没有支持时钟扩展的从器件的 SCL 上、这是可以允许的、但对于 SDA 是不允许的。

"(3)我们发现每个 ACK 位上的下冲失败为 pic4。
我们发现规格图片为 pic5、在 ACK 位上显示 SDA 将< 0V。
这是正常的吗？ 是否有这种下冲的标准？ 或者、我们计划添加 CAP 来微调此问题。"

如果主器件/从器件的驱动强度确实很强、则会产生较大的下冲(大 di/dt 与寄生电感一起工作)。 当下冲低于-1V 时、这超出了允许的绝对最大值、这对我来说确实是一个问题。 我担心器件会因很多下冲而随时间发生中断(或 CPU 也可能会中断)。

"(4) TCA9617A 毛刺问题的根本原因是什么？ 为什么 TCA9509D 更好？"

TCA9617A 的问题是由于 B 侧上的上拉强度较强、导致了过冲毛刺脉冲。

TCA9509和 TCA9617A 是完全不同的器件。 TCA9509的 B 侧没有静态电压偏移、其反馈环路的工作方式也不同。

--------

您向我展示的波形似乎表明总线上有一些主动驱动信号高电平的东西、而 SDA 线路上不应该发生这种情况。 您可以在图4中看到这一点、其中器件的这些步长约为700mV。 TCA9509的 B 侧不应具有阶跃(A 侧应具有阶跃)。 我认为器件之间可能会发生某种争用、以及将线路驱动为高电平的任何情况。

谢谢、

-Bobby

您好、Bobby、

感谢您的有用评论！

对于三角波(上升时间)、我将 SCL (B)、SDA (B)的上拉电阻器从10K 更改为1K。
对于下冲、我在 SDA (B)侧添加了阻尼-分辨率(33R)。

但 当第1个时钟高到 SDA (B)的图片时、存在干扰或单调性问题。(大约1.66V)
这是正常的吗？ 您对此问题有什么意见吗？

谢谢你。

您好、Bobby、
我尝试将上拉电阻器更改为20K、但会出现功能错误。
所以 SDA (B)的配置是上拉= 1K、阻尼= 50R、SCL (B)现在是上拉- 1K (无阻尼)。

关于单调波形：

第一张图片中的 SDA 与下一个 SCL 大约相差0.8us
第二张图片是 pic1的放大图。
第3张图片放大以查看单调性、该示波器仅为1G、实际波形与之前的紫色线类似。
4在下降时也是单调的。

这是否也正常？ 谢谢你。

用户好、

我以前见过类似的东西。

在器件前面的 I2C 总线上是否有电平转换器/导通 FET？

您的通信线路有多长时间？

"这也是正常的吗？"

对我来说、这看起来并不正常。 它看起来像是总线上的某个东西导致了这种情况的发生(我认为它不是我们的器件、而是总线上的其他东西)。

您是否能够提供 I2C 总线的 I2C 方框图？

谢谢、

-Bobby

编辑：您能否提供原理图/布局供我离线查看？ duynguyen@ti.com

您好、Bobby、

我发送给您的设计文档。

问题 IC 是 U8。 (我们在 U8上对 TCA9509进行了返工)

I2C 信号是从 MB (Skylake-D)到 JOCP1的形式。

MB 处的长度约为5000mil、子卡处的长度约为6000mil。

我确实确信 SMBus (I2C_SCL_SFP0)直接从 MB 连接到此子卡、并且我在 MB 放置上拉电阻器。

谢谢你。