• 状态 Resolved
  • 已锁定 已锁定
  • 回复 2 回复
  • 订户 0 订户
  • 视图 297 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TL16C2550：TD8时序

admin
Guru**** 2526700 points
Other Parts Discussed in Thread: TMS320VC5507, TL16C2550

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/787914/tl16c2550-td8-timing

器件型号：TL16C2550
主题中讨论的其他器件：TMS320VC5507、

大家好、

我读了原来的问题、但我不明白。

因此、TD8意味着 A2-A0应在/IOR 下降沿之前或更长的7ns 确定、对吧？

此致、

  • 0
    TI__Guru**** 2526700 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    嗨、Rahbe、

    根据我使用 UART 器件的经验、时序似乎基于 IOW/IOR 下降沿。 在 IOW/IOR 被驱动为低电平之前、您应该使地址引脚和 CSx 引脚处于其逻辑状态(例如、如果您想要写入某个通道、那么您希望低于 Vcc 的50%)。 因此、如果您在3.3V 或更高电压下运行、那么您希望地址引脚和芯片选择变为低电平、然后 IOW/IOR 引脚变为低电平之间有7ns 的延迟。

    谢谢、
    -Bobby
  • 0
    TI__Guru**** 2526700 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Bobby、

    谢谢你。
    我解决了。

    我通过 TL16C2550在 TMS320VC5507上尝试使用带有 EMIF 的 UART。
    我担心、因为地址引脚的驱动与设置周期中的/CE 引脚相同或更高。

    此致、
    Rabe