This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/interface-group/interface/f/interface-forum/822813/sn65lvelt23-if-not-use-one-of-input-pins
您好！ 我想知道不使用其中一个输入引脚时的连接。 我应该连接到 GND 吗？ 浮点是否有问题？ 此致、 YUto Sakai
YUo-San
您需要将未使用的输入驱动至已知状态、即 VCC 或 GND。 SN65LVELT23具有内部上拉/下拉电阻器、因此您可以将输入保持悬空。
有关更多详细信息、请参阅此应用手册： http://www.ti.com/lit/an/slla082b/slla082b.pdf。
谢谢
David
大家好、David - San、 感谢您的回复。 当输入引脚悬空时、输出引脚是否为"高电平"？ 还是"低"？ 还是"High"(高)和"Low"(低)重复？ 此致、 YUto Sakai
SN65LVELT23是一款低功耗双路 GND 接地 LVPECL/LVDS 至 LVTTL 转换器件。 该器件包含可在保持断开状态时将输入保持在 VCC/2的电路。
大家好、David - San、 感谢你的答复。 当 D0和/D0引脚保持悬空时、Q0的逻辑电平是否为高电平？ 是低电平吗？ 此致、 YUto Sakai
如果要保证输出端为低电平、则需要在输入端添加一个弱拉电阻器。 有关更多详细信息、请参阅此应用手册： http://www.ti.com/lit/an/snla051b/snla051b.pdf。
大家好、David - San、 如果输入端没有弱电阻器、输出的状态是什么？ 输出是三态吗？ 如果输出是重复 Hi→Low 的运行、我担心会导致串扰。 此致、 YUto Sakai
输出可能会切换。 我建议在未使用的输入上放置50k 下拉电阻、以确保输出保持低电平。
