主题中讨论的其他器件: TCA9517
您好!
我正在查看 TCA9617B 的数据表、并仍在确定该器件是否适合我的系统、我有需要验证的问题。
TCA9617B 是否在其输入引脚上承载内置施密特触发器?
在我的用例中、我有一个非单调 I2C 时钟和入站数据信号、我担心这是否会导致我的系统中的双触发。
此外,如果输入引脚上确实有施密特触发器, 那么 V+(上跳闸点)和 V-(下跳闸点)是什么?
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好!
我正在查看 TCA9617B 的数据表、并仍在确定该器件是否适合我的系统、我有需要验证的问题。
TCA9617B 是否在其输入引脚上承载内置施密特触发器?
在我的用例中、我有一个非单调 I2C 时钟和入站数据信号、我担心这是否会导致我的系统中的双触发。
此外,如果输入引脚上确实有施密特触发器, 那么 V+(上跳闸点)和 V-(下跳闸点)是什么?
嗨、Leo、
该器件具有施密特触发器/迟滞。
我试图在设计文件中乱找这些值、但遇到了很多小问题。 明天我会尝试将其放在工作台上、然后返回给大家、但我的初始想法如下:
B 侧应具有~400mV 的较低输入值、并在~500mV 时释放。
对于一个边,对于一个滞后值(I2C 技术规格),应该至少有0.05*VccA。我猜这里可能是10%。 这些器件开始寻找略高于数据表中 VccA 值规格30%的低输入、以满足所有方面的要求。 此假设中的最坏原因应为 V-=30%、V+=40%至 V-=35%且 V+=45%。
-Bobby
Leo、
我在工作台上看到的 Vil 一侧的电压大约为33% VccA、磁滞看起来只有大约20mV 的迟滞、因此我的初始想法是错误的(在上面发帖)。
对于 B 侧、由于电源锁存至600mV、我无法运行测试。 不过、我相信我之前关于 ViLB 和释放点的帖子是正确的(TCA9617B 使用与 TCA9517类似的设计、所以我认为这是正确的。) 如果您需要对此进行验证、我可以进入实验中对其进行仔细检查(请告诉我)。
-Bobby
您好、Bobby、
我将随附一个屏幕截图、客户在 TCA9617B 的 A 端进行探测。 它们是下降沿的非单调边沿。 下降沿的 V-、V+是否也与上升沿的 V-和 V+相同?
我重新连接下面 I2C 时钟信号的上升沿和下降沿(在 A 侧探测)。 您能否告知所观察到的非单调边缘是否可能导致误触发?
此外、根据您在之前的帖子中所做的假设、数据表中实际上没有对其进行表征和记录的正确答案?
此致、
Leo
嗨、Leo、
上升和下降 V+ V-阈值是相同的。
"我重新连接下面 I2C 时钟信号的上升沿和下降沿(在 A 侧探测)。 您能不能建议观察到的非单调边缘可能会导致误触发?"
毛刺脉冲的宽度看起来非常小、低于5ns? 这可能是逻辑通过我们的器件传播的时间不足。 从 A 侧到 B 侧的干扰小于传播延迟的~5%。
我认为这不足以让输入级的 FET 准时导通、即使它处于迟滞+/-值。
"此外、根据您在之前的帖子中所做的假设、数据表中实际上没有描述和记录正确吗?"
没错。 我在我们的内部数据库中查看是否可以找到有关迟滞点的数据、但没有找到任何数据。
-Bobby