请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：DS91M040 您好！
IAM 为我的系统设计背板、在背板中、我使用 CPLD 进行一些逻辑实现。到 CPLD 的参考时钟是从 M-LVDS 驱动器确定的路由(仅限点对点)。
如图所示、M-LVDS 收发器侧耦合电容器和端接电阻器是否存在、因此我只想将其用作驱动器、是否可以在接收器侧(CPLD) 提供耦合电容器和端接电阻器(100欧姆)。是否存在任何问题？？？？ 如何设计 LVDS CLCOK 从 DS91M040到 CPLD 的路径。 请为我提供支持。
