[参考译文] TLK2501：允许的最大抖动

罗德里戈、您好！

感谢您的快速响应。

请参阅有关此主题的其他问题。

在我们的应用中、我们仅将 TLK2501用作解串器。 (仅限 RX)

我们将引脚#41–RX_CLK 连接到 Xilinx ARTIX7 FPGA 的 MMCM 输入。

MMCM 会不时地在负30度的条件下为系统加电时报告 PLL 未锁定，并且在2-3秒后再次锁定。

在我们的应用中、 此时差分视频输入端没有视频信号–引脚# 53、54 (DINRXP、N)。 视频在加电~30秒后到达、

但我们在上电时在引脚41 (RX_Clk 信号)处看到时钟信号、TLK2501输入端没有视频。

时钟频率为125MHz–与我们连接到引脚8–GTX CLK 的时钟相同。

问：

为什么我们在 RxClk 引脚上看到时钟信号、而输入端没有视频？

   正如我在数据表中看到的–从视频中提取时钟

2.直到视频到达–它是有效的时钟吗？ 在视频到达之前、我可以从此时钟锁定 PLL 吗？

3. RxClk 信号是否存在差异–TLK2501输入端有无视频？

此致、

NIR

您好！

在没有输入视频数据 但有 RX_CLK 信号输出的时间段内、您能否确认以下 TLK 引脚的状态？

• RX_ER
• RX_DV/LOS
• LCKREFN

谢谢、

Rodrigo Natal

HSSC 应用工程师