• 状态 Resolved
  • 已锁定 已锁定
  • 回复 11 回复
  • 订户 0 订户
  • 视图 330 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN65DSI86EVM：SN65DSI86EVM：设计文件

admin
Guru**** 2473260 points
Other Parts Discussed in Thread: SN65DSI86EVM, SN65DSI86

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/848589/sn65dsi86evm-sn65dsi86evm-design-files

器件型号：SN65DSI86EVM
主题中讨论的其他器件： SN65DSI86

您好~

我有 SN65DSI86EVM 电路板和设计。

如何接收 SN65DSI86EVM 的原理图和电路板文件？ (如 pdf 和 Allegro)

谢谢~

  • 0
    TI__Guru**** 2473260 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Joe

    SN65DSI86EVM 用户指南中包含原理图 ：https://www.ti.com/lit/ug/sllu204/sllu204.pdf。

    请接受我的友谊请求、以便我可以向您发送板级配置文件。

    谢谢

    David

  • 0
    TI__Guru**** 2473260 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 David：

    感谢你的帮助。  我为你增添了友谊。

    请帮助 我提供板级配置文件。

    谢谢~

  • 0
    TI__Guru**** 2473260 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Joe

    我向您发送了板级配置文件、请检查。

    谢谢

    David

  • 0
    TI__Guru**** 2473260 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 David：

     SN65DSI86阻抗规格定义：

    单端= 50 Ω(±15%)

    差分= 100 Ω(±20%)

    我们使用板级配置文件和默认层叠来检查主链路阻抗。 但发现单端阻抗超出规格。 (差速器为右)

    这是替代方案吗？ 还是 两者都需要满足？

    谢谢~

  • 0
    TI__Guru**** 2473260 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Joe

    请遵循 DSI86数据表和硬件设计指南 ：http://www.ti.com/lit/an/slla343/slla343.pdf。

    DA*P/N 和 DB*P/N 对的布线应采用受控的100 Ω 差分阻抗(±20%)或50 Ω 单端阻抗(±15%)。

    ML*P/N 对的布线应采用受控的100 Ω 差分阻抗(±20%)或50 Ω 单端阻抗(±15%)。

    谢谢

    David

  • 0
    TI__Guru**** 2473260 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 David：

    查看布局指南后。 线对内长度需要在彼此之间的5密耳以内。

    但检查了布局文件、主链路超出长度规格。 是这样吗？


    谢谢~

  • 0
    TI__Guru**** 2473260 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Joe

    请将线对内偏斜保持在5mil 以内。

    谢谢

    David

  • 0
    TI__Guru**** 2473260 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 David：

    很抱歉打扰你。 可能是我的解释问题。

    我们使用 EVM 板文件(DSI86_ASICEVM_REV3.brd)和默认层叠来检查主链路阻抗。

    但发现单端阻抗超出规格。

    这是为什么？

    谢谢~

  • 0
    TI__Guru**** 2473260 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 David：

    您是否对此有任何更新？

    谢谢~

  • 0
    TI__Guru**** 2473260 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    我们发现 EVM 板文件(DSI86_ASICEVM_REV3.brd)中的线对内偏移不在5mil 范围内。

    这是为什么？

    谢谢~

  • 0
    TI__Guru**** 2473260 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Joe

    我不知道为什么 EVM 最初设计时采用20mil 线对内偏斜。 但我会使用建议的5mil 线对内偏斜来设计电路板。

    e2e.ti.com/.../0552.Texas-Instruments-DisplayPort-Design-Guide.pdf

    谢谢

    David