Other Parts Discussed in Thread: TMDS181
我们的一款产品使用 TMDS181作为信号处理的输出端口。
当前产品的眼图测试失败。
1.PCB：
我们的产品实际上使用 DVI 连接器。 TMDS181的输出通过一个 PCB 电路连接到 DVI 连接器。下面是 TMDS181的一部分的 PCB 布局。
差分线 TX2的眼图最差(上图中的黄色线)。
根据 PCB 制造商提供的测试报告、差分特性阻抗为93.8欧元。 6欧姆的阻抗偏差是否是导致这种眼图的原因？
产品的输出眼图：
DVI 输出插座后的眼图如下(测试过程中，除差分线路上的 DVI 插座外的所有组件均已卸下)：
TMDS181芯片的输出眼图：
为了消除 PCB 阻抗的影响、在测试 TMDS181输出眼图时、我移除了与 TX2引脚对应的 PCB 导线、并将两条3mm 长的引线直接焊接在 TMDS181芯片的 TX2输出引脚上。
然后将两个50欧姆电阻器分别连接到3.3V (2 100欧姆并联)、以满足 DVI 眼图测试(模拟接收器50欧姆上拉电阻器)的要求。 测试 PCB 照片和眼图如下所示：
TMDS181输入的眼图：
TMDS181输入信号来自同一 PCB 上的另一个芯片。 时钟为162MHz、数据为1.62GHz、因此 TMDS181处于重定时器模式。 TMDS181输入端子的眼图取自 TMDS181芯片、然后在输入端子的 PCB 布线上焊接了两个50 Ω 上拉电阻器。 该图如下所示：
6.当前问题：
芯片输出眼图中的振铃是否是由我焊接的3mm 引线与阻抗不匹配这一事实引起的？
PCB 布局可能是产品异常输出眼图的关键问题。
为了满足差分线等距要求、有必要增加 s 型接线、但这可能会影响阻抗匹配。
阻抗匹配和信号线等长、哪一项更重要？
您能帮我进行 PCB 的阻抗设计吗？ 非常感谢！
