This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
Other Parts Discussed in Thread: DP83867IS
https://e2e.ti.com/support/interface-group/interface/f/interface-forum/846627/dp83867is-dp83867is-power-sequencing
您好！
我计划在 2电源模式 VDDIO>1.8V 、VDDA2P5>2.5V 和 VDD1P1>1V 下连接 DP83867IS
根据数据表、无需电源排序。 在设计中、遵循的定序为1.8V>2.5V>1V
电源轨的任何斜坡时间要求。
谢谢、
迪维
您好、Divya、
时序图中共享的 POR 要求：
1.在功率斜坡前应提供时钟
最大差值两个电源斜坡应小于200ms 的 POR 时间。
此致、
Geet Modi
Geet、您好！
我需要更清楚地说明以下陈述
时钟应在功率斜坡之前可用
在数据表中显示的时序图中、在 VDD 电源轨斜升之前、应提供 XI 时钟。
在 VDD 之前、我了解 XI 时钟应该在最终 VDD 电源轨斜升之前可用。 请澄清。
我们遵循的定序为1.8V、 2.5V、1V。 时钟显示为1.8V、延迟为2.5V 和1.2V 之前。
是的、没错。
