This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN65DP159:运行时序

Guru**** 2539130 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/848242/sn65dp159-operation-timing

器件型号:SN65DP159

尊敬的所有人:

我想问2个有关运行时间的问题。

下表中 TD1处写入的内容是“VDD/VCC 在 VCC / VDD 之前稳定”。

在 VCC 或 VDD 状态下、此处使用的"稳定"是什么意思?

(例如、当电压上升到 VCC 或 VDD 的90%、或者 VCC 或 VDD 上升并稳定时)

此外、在上表中、是否可以考虑 TD1和 VDD_RAMP (VCC_RAMP)参数来指示下图中的器件?

此致、

是的、奥特伊

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Y.Ottey、

    稳定意味着它在其工作电压下是平坦的、并且不再上升。 数据表中的图22说明了这种时序。

    此致、

    I.K.  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 I.K.

    感谢你的答复。

    我想提出更多问题。

    如果 VCC_RAMP 和 VDD_RAMP 为100ms、则很难确认 TD1在200μs μ s 内。 (使用示波器等)

    如何检查?

    如果 VCC_RAMP 和 VDD_RAMP 为100ms、是否要求 TD1在200μs μ s 内?

    (在这种情况下、能否应用数据表中描述的 TD1范围?)

    此致、

    是的、奥特伊

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Y.Ottey、

    您可以通过在 Vcc/Vcc 稳定之前将 OE 保持在低电平来避免时序要求。 也就是说、您应该确保 OE 只有在 Vdd 和 Vcc 都保持稳定高电平至少100us 后才被拉至高电平。 在本例中、TD1无关紧要、您只需满足 td2。  

    此致、

    I.K.