请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：SN75LVPE5421 尊敬的 TI 成员：
我们正在进行一项有关在设计中使用 TI PCIe MUX (SN75LVPE5421)的调查。
但在我们的应用中、我们使用一个来自 CPU 的 x8 PCIe Gen5端口、其中只有 x4个端口路由到 PCIe 多路复用器。
另一个 x4不通过 PCIe MUX。
但在终端设备中、我们仍会将两个 x4组合成一个 x8设备。
这意味着在 x8信号中、PCIe 多路复用器中将有 x4个延迟、而另一个 x4则不会延迟。
我已经检查了规格、MUX 中存在90~130 ps 延迟。
TI 以前对此进行过研究吗？ 如果可行的话？
此外、我们还在考虑是否需要在每个 x4上使用不同长度的路由来进行时序补偿。
需要 TI 对此提供建议。
感谢！
最好的拉加兹
Clement Lee
