[参考译文] SN75DP159：线对间和线对内偏斜

admin

Other Parts Discussed in Thread: TMDS181, SN75DP159

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/845155/sn75dp159-inter-pair-and-intra-pair-skew

器件型号：

尊敬的 David：

我有与 Schoerd (线对内和线对内偏斜 TMDS181)相同的关于线对间和线对内偏斜的问题、但现在针对的是 SN75DP159RGZ。我们设计了一个具有一个 HDMI 输入(用于连接摄像头)和一个 HDMI 输出(用于连接显示器)的 PCB。 HDMI 输出使用 SN75DP159 ( SN75DP159的输出连接到 HDMI 连接器)、HDMI 输入 A TMDS181 ( TMDS181的输入连接到 HDMI 连接器)。 SN75DP159的输出通过 PCB 迹线连接到 HDMI 连接器。 TMDS181的输入通过 PCB 迹线连接到 HDMI 连接器。对于 PCB 布线、我必须知道线对间和线对内偏斜。

HDMI 规范为 TP1 (HDMI 连接器上)的源定义了以下偏斜值

参数	TTP1 (HDMI2.0)	TTP3 (SN75DP159RGZ)	裕度(保留用于 TTP1和 TTP3之间的 PCB)
内部偏斜容差	0.15位	0.15位	0
线对间偏移容差	0.2字符	0.2字符	0

备注： SN75DP159的数据表中未定义测量的线对内和线对间偏移的点、但假设数据表中的值是在芯片的 TMDS 数据/时钟引脚(TTP3)上测量的。请确认是否正确。

如果上述情况正确、则表示 PCB 布线没有任何裕度。请告诉我 SN75DP159输出和 HDMI 连接器之间 PCB 布线的线对间和线对内偏斜吗？

图2：符合 HDMI 规范的测试点

我有与上述相同的问题、但现在的问题是 HDMI 连接器和 TMDS181输入之间 PCB 布线的线对间和线对内偏斜。

参数	TTP2 (HDMI2.0)	TTP2 (TMDS181)	裕度(保留在 TTP2和 TTP2之间的 PCB 上)
内部偏斜容差	0.15Tbit+112ps	0.15Tbit+112ps (对于3.4G < Rbit < 6.0G)	0
线对间偏移容差	0.2Tcharacter+1.78ns	0.2Tcharacter+1.78ns	0

谢谢、并且提前、

Marcel

6 年多前

0 admin 6 年多前

TI__Guru**** 2931100 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Marcel

为什么您需要同时使用 TMDS181和 DP159进行设计？我担心您可能会在同一信号路径上通过级联 TMDS181和 DP159来过度均衡信号。

对于线对间延迟差和线对内延迟差、请遵循有关线对间延迟差和线对内延迟差要求的 HDMI 2.0规范。另请参阅此 TI HDMI 设计指南。 e2e.ti.com/.../5684.Texas-Instruments-HDMI-Design-Guide.pdf

我还建议在 HDMI 输出连接器上放置共模扼流圈、以帮助通过线对内偏移合规性测试。

谢谢

David

0 admin 6 年多前

TI__Guru**** 2931100 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

David、

可能我不清楚、但 TMDS181和 SN75DP159不会在同一信号路径中级联。我的产品有2个 HDMI 连接器；1个 HDMI IN 连接器和1个 HDMI OUT 连接器。 HDMI 连接器 IN 应用于外部摄像头、HDMI OUT 连接器应用于监视器。对于每个路径、使用不同的 TMDS 转换器(输出 TMDS181连接到 HDMI 输出连接器、而 SN75DP159的输入连接到 HDMI 输入连接器)。

感谢 TI HDMI 设计指南、我了解其中介绍的内容、但问题是 TMDS 和 SN 数据表中似乎有问题、因为 TI 数据表中芯片输入端允许的最大内部(112ps)和内部(1.8ns)偏差 (与点 TTP2相关；请参阅下图)小于 TTP1上允许的最大内部延迟(0.15Tbit+112ps)和线对间延迟(0.2Tchar+1.78ns)(与前一封邮件中所示的图2的 TP2相同)、如 HDMI2.0规范中所述。这意味着我对 PCB 布线具有负偏斜裕度、这是不可能的。 Sjoerd 也讨论了这一点。

对于 TMDS 和 SN 芯片的输出内部(0.15Tbit)和内部对(0.2Tchar)偏斜、我错过了测量这些值的测试点(但我希望这与 TTP3相关)。请确认。

当我将 TMDS 和 SN 数据表的输出线对内和线对间偏差与 HDMI2.0规范进行比较时(根据 HDMI 规范，TTP4允许的线对内(0.15Tbit)和线对间(0.2Tchar)偏差最大值 (与我之前邮件中所示的图2的 TP1相同)) 然后、我得出结论、对于 PCB 布线的内部和内部对偏斜、我有0个偏斜裕度、这也可能不是真的。

请向我提供以下信息：

1) 1)连接到 SN75DP159输入的 PCB 布线的最大线对内和线对间偏斜？

2) 2) 连接到 SN75DP159输出的 PCB 布线的最大线对内和线对间偏斜？

3) 3)连接到 TMDS181输入的 PCB 布线的最大线对内和线对间偏斜？

4) 4) 连接到 TMDS181输出的 PCB 布线的最大线对内和线对间偏斜？

此致、

Marcel

图3：测试点 TMDS 和 SN

0 admin 6 年多前

TI__Guru**** 2931100 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Marcel

对于 DP159和 TMDS181、数据表中的输入线对间偏移应显示为： T_RX_Inter：0.2*Tcharacter +1.78ns 、这与 HDMI 规范匹配、并且是数字的来源。

对于输入对内偏移、它应该读为：T_RX_INTRAT： 0.15Tbit+112ps、也遵循 HDMI 规范。

数据表中的输出线对间和线对内偏斜是正确的。

谢谢

David

0 admin 6 年多前

TI__Guru**** 2931100 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 David：

HDMI 规范定义了黑盒接口连接器的线对间和线对内偏斜。黑盒内有一条从连接器到 TMDS/SN 芯片的信号路径。因此、您是否同意当 TMDS/SN 芯片的内部和内部对偏斜与 HDMI 规格相同时、我对信号路径(PCB 布线)没有任何偏斜裕度？

此致、

Marcel

0 admin 6 年多前

TI__Guru**** 2931100 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Marcel

如果仅指定连接器的偏斜、则在重定时器模式下、连接器的最大偏斜加上电路板布线的偏斜可能会超过 DP159/TMDS181的偏斜能力、因此我们必须指定引脚电平的偏斜要求。

在典型应用中、TMDS 器件与连接器之间的距离非常短。即使是在5mil 线对间偏移情况下、假设传播延迟为170ps/in、也仅为~0.85ps。考虑到总的偏移预算为 T_RX_Inter：0.2*Tcharacter +1.78ns、这是总偏移预算中可忽略不计的部分。

谢谢

David

接口（参考译文帖）

接口（参考译文帖）(Read Only)

[参考译文] SN75DP159：线对间和线对内偏斜